利用超前进位实现的4位加法器 加快了进位传递的速率
2021-05-25 20:00:47 560B 超前进位 加法器
1
只有自己做出来的才是自己的东西,希望你看了之后,从中得到一点启发,做出更好的东西!!!
1
华中科技大学计算机组成原理实验,EduCoder平台运算器实验HUST,前五关可直接通关,中国大学mooc里面可以搜到logisim教程哦。
1
时序逻辑电路,D触发器,JK触发器构成的异步加法器,同步加法器,异步减法器。Multisim仿真电路,里面包含三个电路。
用verilog实现的基于流水线的128位加法器。
2021-05-21 10:28:37 3KB verilog 流水线 加法器
1
该文档介绍了硬件加法器原理与设计,有半加器,全加器,超前进位加法器,进位旁路加法器,进位选择加法器,Brent-Kung加法器,Kogge-Stone加法器以及Sklansky加法器。
1
移相器将变压器移相技术与数字测量技术进行了有机的结合,移相调 移相器 移相器 节精度高,读数准确直观,输出电压、电流可调,输出波形好,运行可靠,操作方便,能满足较高精度的单相及三相交流功率、相位等仪表的测试校验,也能用于电度表的检定装置之中。
2021-05-17 13:47:35 19KB 移相器 数字电路 电路设计 数字移相
1
1. 掌握在EDA工具中进行基本逻辑组件的设计方法。 2. 运用VHDL完成半加器、或门、一位全加器和16位先行进位加法器的设计与调试。 3. 采用QUARTUS II软件设计仿真和调试完成。
2021-05-17 13:33:17 214KB 计算机组成
1
用并行方法实现的加法器,比一般的串行方法更加高效。Verilog语言实现。
2021-05-16 00:04:13 52KB 加法器 并行
1
FPGA设计方面的典型实例,欢迎各位网友参考使用,谢谢!
2021-05-12 14:15:01 1.78MB FPGA设计
1