基于FPGA的2PSK调制与解调设计.仿真

基于FPGA的数字电子时钟，采用verilog语言编写，引脚已经设置好，直接运行上传即可使用。本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的设计，该设计具备时间显示，准确计时,时间校准, 定时闹钟等功能。本文首先介绍了需要完成的工作，然后介绍了系统整体设计以及源代码开发过程。源代码首先在Quartus软件上进行仿真、综合，通过后下载到正点原子新启点开发板上，在FPGA器件上的试验结果表明上述功能全部正确,工作稳定良好。 1、能够用数码管或液晶屏显示时、分和秒（采用24小时进制）； 2、具有按键校时功能，对小时和分单独校时，对分校时时，停止向小时进位； 3、具有闹钟功能，闹钟铃声为自主设计的用蜂鸣器发出的声音； 4、通过按键设置闹钟功能，且自动停闹和手动操作停闹； 5、其它创意设计：增加闹钟模式开启指示灯和闹铃提示灯；可以作为秒表使用。

针对目前数字图像采集处理技术的实时性、大容量、小型化等特点，设计了一种基于FPGA的实时视频图像采集处理电路系统。采用FPGA作为整个系统的控制和图像数据处理中心。DDR2 SDRAM为高速储存模块核心器件，CMOS 7670为视频图像采集器件。并通过Quratus II和Modelsim等软件对系统的边缘检测算法、控制过程、各个模块等进行硬件工程设计和仿真，实现了视频图像从采集、存储到处理、显示的整个过程。实验表明，视频图像采集处理的动态画面流畅、清晰、实时性好。

通过对北斗导航电文BCH纠错编译码方式的深入理解和研究，提出了一种基于并行数据处理的BCH译码器的设计方案。该方案利用FPGA对BCH电文进行并行处理，在一个时钟周期内实现电文译码，提高了BCH解码模块的译码效率；同时给出了系统各个模块的Modelsim仿真结果与分析，验证了设计的可行性。本设计对提高接收机的基带数据处理性能有一定的参考和指导意义。

基于FPGA的全数字锁相环

基于Intel（Altera）的Quartus II平台FPGA的SPI协议实现工程源码： 1、详细的仿真TB文件，包括SPI从机器件的Verilog仿真模型（M25P16芯片）； 2、可实现单字节的读写操作、页写操作、全擦出操作； 3、详细的说明文件请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/120984325》《https://wuzhikai.blog.csdn.net/article/details/120990299》。

基于FPGA的以太网激光振镜控制器设计与实现.pdf

RS232串口通信的程序，在V2-ｐｒｏ开发板上下载运行，可通过超级终端进行测试。

UART 即通用异步收发器，传统上采用多功能的专用集成电路实现。但是在一般的使用中往往不需要完整的UART 的功能，比如对于多串口的设备或需要加密通讯的场合使用专用集成电路实现的UART 就不是最合适的。本设计使用Xilinx 的FPGA 器件，只将UART 的核心功能嵌入到FPGA 内部，不但实现了电路的异步通讯的主要功能，而且使电路更加紧凑、稳定、可靠。

本文由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。 Qsys系统和Linux应用程序之间通过一个名为hps_0.h的文件交互硬件信息，例如总线上添加了哪些外设，每个外设相对于HPS外部总线的偏移地址，每个外设所占的地址空间等，类似于开发NIOS II应用程序时候的system.h文件。每当Qsys系统中更新了硬件之后，如果需要直接在Linux中编写应用程序以直接操作寄存器的方式来控制这些外设，则需要重新生成一次该文件，然后将该文件添加到软件工程下作为头文件包含。 那么如何得到hps_0.h文件呢？需要借助SoCEDS Command Shell，