针对大规模的ASIC/SoC设计，当RTL设计在仿真需要大量的仿真时间时，最好进行FPGA的硬件仿真加速；而且，在原型验证阶段，当一片FPGA无法承载整个设计的综合后网表时，需要进行设计分割。本文为FPGA硬件加速和设计分割管理工具HES-DVM的中文培训教程，由Aldec中国的技术FAE翻译、整理和发布的官方培训材料。
2021-03-12 10:40:56
2.53MB
1
IC设计三大经典书籍，Advanced ASIC Chip Synthesis Using Synopsys Design Compiler,physical compiler and Primetime
2020-01-03 11:22:05
15.2MB
1
硬件架构的艺术 数字电路的设计方法与技术 [（印）阿罗拉著]中文版本，对一些设计的原理讲解的很透彻，面试的时候也会用到
2019-12-21 22:24:02
37.7MB
1