设计一个汽车尾灯控制电路， 实现以下功能：  汽车直线行驶时， 两侧的指示灯全灭。  右转时左侧灯全灭，右侧的灯按 000,100,010,001,000 顺序循环点 亮。  左转时，右侧的指示灯全灭，左侧的指示灯按与右侧相同的顺序点 亮。  如果在直行刹车，两侧的指示灯全亮；如果在转弯时刹车，转弯这 一侧的指示灯按上述的循环顺序点亮，另一侧的指示灯全亮；  临时故障或者紧急状态时，两侧的指示灯闪烁

基于FPGA的单列十层电梯控制器，上海大学工程教育中级大作业，大二学生能力有限，单模块程序。

FPGA实现串行接口 RS232，verilog代码

FPGA采用并行模式读取AD7606的数据（Verilog语言）

ps2键盘输入UART串口输出实验cylone4e FPGA（EP4CE6）Verilog例程quartus11.0工程源码，可以做为你的学习设计参考。 /*FPGA通过ps2接收键盘数据，然后把接收到的字母A到Z键值转换相应的ASII码，通过串口发送到PC机上。 实验时，需要接键盘，还要用调试助手，下载程序后，在键盘上按下一个键，比如A，则在PC调试助手上可看到A */ `timescale 1ns / 1ps module ps2_key(clk,rst_n,ps2k_clk,ps2k_data,rs232_tx); input clk; //50M时钟信号 input rst_n; //复位信号 input ps2k_clk; //PS2接口时钟信号 input ps2k_data; //PS2接口数据信号 output rs232_tx; // RS232发送数据信号 wire[7:0] ps2_byte; // 1byte键值 wire ps2_state; //按键状态标志位 wire bps_start; //接收到数据后，波特率时钟启动信号置位 wire clk_bps; // clk_bps的高电平为接收或者发送数据位的中间采样点 ps2scan ps2scan( .clk(clk), //按键扫描模块 .rst_n(rst_n), .ps2k_clk(ps2k_clk), .ps2k_data(ps2k_data), .ps2_byte(ps2_byte), .ps2_state(ps2_state) ); speed_select speed_select( .clk(clk), .rst_n(rst_n), .bps_start(bps_start), .clk_bps(clk_bps) ); my_uart_tx my_uart_tx( .clk(clk), .rst_n(rst_n), .clk_bps(clk_bps), .rx_data(ps2_byte), .rx_int(ps2_state), .rs232_tx(rs232_tx), .bps_start(bps_start) ); endmodule

本代码以开发软件QuartusⅡ为工具。采用EDA设计中的自顶向下与层次式设计方法，使用精简的DDS算法完成了输入为14MHz，输出四路频率为70MHz的四相序正弦载波（相位分别为0°、90°、180°、270°）的设计。利用Verilog HDL语言进行了程序设计并用QuartusⅡ对设计进行了仿真，验证了其正确性。

基于ax516 pLL仿真工程

通过按键输入学号，并循环显示：电路功能描述：通过Ego1上的按键输入自己的学号（8位10进制数），并存储在32位的寄存器中；8位10进制数输入完成后，实现滚动显示效果。

本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能 够进行一些简单设计的Verilog HDL建模

利用FPGA产生正交两路信号 也可以只产生一路信号 信号波形稳定 频率可调