本报告包括详尽完整的文本分类处理过程,包括语料库的处理、jieba分词、停用词无关词处理、词袋模型的构建(CHI值检验用于特征筛选、tfidf作为特征向量值)。并用自编朴素贝叶斯以及sklearn包中的SVM进行了文本效果的检测,通过混淆矩阵和roc曲线展现了实现效果。实验报告写的很详细,不懂的地方可以看报告以及看博客中的部分细节讲解。
2019-12-21 21:03:20 4.05MB 数据挖掘 文本分类
1
经典汇编小程序,代码运行可通过,数量种类比较多,代码有基本注释
2019-12-21 20:45:23 4.23MB 代码详尽 有注释
1
详尽的虹膜识别matlab源代码 基于MATLAB的虹膜识别系统研究
2019-12-21 20:35:23 19KB 虹膜定位
1
很多涉及图上操作的算法都是以图的遍历操作为基础的。试写一个程序,演示无向图的遍历操作。 以邻接表为存储结构,实现连通无向图的深度优先和广度优先遍历。以用户指定的结点为起点,分别输出每种遍历下的结点访问序列和相应生成树的边集。 [测试数据] 由学生依据软件工程的测试技术自己确定。注意测试边界数据,如单个结点。 [实现提示] 设图的结点不超过30个,每个结点用一个编号表示(如果一个图有n个结点,则它们的编号分别为1,2,…,n)。通过输入图的全部边输入一个图,每个边为一个数对,可以对边的输入顺序作出某种限制。注意,生成树的边是有向边,端点顺序不能颠倒。
2019-12-21 20:29:18 120KB BFS DFS
1
VS2010环境下采用C++面向对象的PID控制算法;注释详尽
2019-12-21 20:26:19 43KB c++ PID vs2010
1
很详细的,基本上是所有的题目都有答案了,很详细的答案,浙江大学 信息论与编码 仇佩亮
1
鸿鹄论坛_新版CCIE RS 5.0-LAB大纲详尽解读,希望对大家有所帮助。
2019-12-21 20:17:30 83KB CCIE R
1
你是月光族吗?你能说出每月的钱都用到什么地方了吗?为了更好的记录您每月的收入及支出,本实训要求开发了一款基于Android系统的个人理财通软件。通过该软件,用户可以随时随地的记录自己的收入、支出等信息;另外,为了保护自己的隐私,还可以为个人理财通设置密码。
2019-12-21 20:14:05 9.74MB android 个人理财 详尽源码
1
包含所有课后习题答案,非常详尽! 《时间序列分析及应用(R语言)(原书第2版)》以易于理解的方式讲述了时间序列模型及其应用,内容包括趋势、平稳时间序列模型、非平稳时间序列模型、模型识别、参数估计、模型诊断、预测、季节模型、时间序列回归模型、异方差模型、谱分析入门、谱估计和门限模型。对所有的思想和方法,都用真实数据集和模拟数据集进行了说明。   《时间序列分析及应用(R语言)(原书第2版)》的一大特点是采用R语言来作图和分析数据,书中的所有图表和实证结果都是用R命令得到的。作者还为《时间序列分析及应用(R语言)(原书第2版)》制作了大量新增或增强的-函数。《时间序列分析及应用(R语言)(原书第2版)》的另一特点是包含很多有用的附录.例如,回顾了有关期望、方差、协方差、相关系数等概念.筒述了条件期望的性质以及最小均方误差预测等内容,这些附录有利于关心技术细节的读者深入了解相关内容。
2019-12-21 20:07:18 2.16MB 习题 答案 时间序列 R语言
1
IIC总线 Verilog FGPA模块实现 注释详尽 初学必备,实现了IIC读写EEPROM,已封装成模块,实例中为了testbench测试,将写入的数据变成了固定值,注释详尽,初学者也能明白,本人初学时编写,完整测试通过 /*** * clk50M : 50M输入时钟 * resetKey : 复位信号 * IIC_SDA : IIC数据接口 * IIC_SCL : IIC控制时钟接口 * RWSignal : 读写信号,读1,写0 * startSignal : 开始执行读命令信号,上升沿触发开始 * readLen : 需要读取的字节个数 * beginAddr : 开始读取的地址位置 * getNum : 当前对应地址获取到的字节值 * sendNum : 要写入的数据 * dpDataOkClk : 成功读处理完一个字节信息,读或写,将产生一个上升沿 */ //`MINCLK_DELAY产生一次计数,产生12次计数可以产生一次IIC_SCL信号的跳变 //50M/2/2/MINCLK_DELAY/12 = IIC_CLK `define MINCLK_DELAY 4'd5 `define EEPROM_ADDR 7'b1010000 `define SDA_SENDDATA 1'b1 `define SDA_GETDATA 1'b0 `define READE_DATASG 1'b1 `define WRITE_DATASG 1'b0 module IICTest0(clk50M, resetKey, IIC_SDA, RWSignal, startSignal, beginAddr, IIC_SCL, sendNum, getNum, dpDataOkClk);
1