蓝桥杯第四届国赛超声波测距报警实时时钟完整的工程代码

1602液晶显示的DS1302实时时钟，仿真实例，现成调用封装使用，可运行的仿真电路图和调好的程序，开箱即用。适用于教学案例、毕业设计、电子设计比赛、出书项目实例，实际设计、个人DIY参考。 已调试好，proteus直接可以运行看效果

嵌入式学习

I2C接口RTC实时时钟pcf8563读写Verilog驱动源码Quartus工程文件,FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module rtc( //system clock input sys_clk , // 系统时钟 input sys_rst_n , // 系统复位 //pcf8563 interface output rtc_scl , // i2c时钟线 inout rtc_sda , // i2c数据线 //user interface input key2 , // 开关按键 output [5:0] sel , // 数码管位选 output [7:0] seg_led // 数码管段选 ); //parameter define parameter SLAVE_ADDR = 7'h51 ; // 器件地址 parameter BIT_CTRL = 1'b0 ; // 字地址位控制参数(16b/8b) parameter CLK_FREQ = 26'd50_000_000; // i2c_dri模块的驱动时钟频率(CLK_FREQ) parameter I2C_FREQ = 18'd250_000 ; // I2C的SCL时钟频率 parameter POINT = 6'b010100 ; // 控制点亮数码管小数点的位置 //初始时间设置，从高到低为年到秒，各占8bit parameter TIME_INI = 48'h18_05_23_09_30_00; //wire define wire clk ; // I2C操作时钟 wire i2c_exec ; // i2c触发控制 wire [15:0] i2c_addr ; // i2c操作地址 wire [ 7:0] i2c_data_w; // i2c写入的数据 wire i2c_done ; // i2c操作结束标志 wire i2c_ack ; // I2C应答标志 0:应答 1:未应答 wire i2c_rh_wl ; // i2c读写控制 wire [ 7:0] i2c_data_r; // i2c读出的数据 wire [23:0] num ; // 数码管要显示的数据 wire key_value ; // 按键消抖后的数据 //***************************************************** //** main code //***************************************************** //例化i2c_dri,调用IIC协议 i2c_dri #( .SLAVE_ADDR (SLAVE_ADDR), // slave address从机地址，放此处方便参数传递 .CLK_FREQ (CLK_FREQ ), // i2c_dri模块的驱动时钟频率(CLK_FREQ) .I2C_FREQ (I2C_FREQ ) // I2C的SCL时钟频率 ) u_i2c_dri( //global clock .clk (sys_clk ), // i2c_dri模块的驱动时钟(CLK_F

8个基于51单片机的软硬件设计资料设计方案 合集,包括51开发板原理图+PCB+BOM清单，LED音乐频谱制作教程、原理图、参考源代码，基于51单片机的电子密码锁系统设计制作，基于51单片机的实时时钟系统，双人对战五子棋电路+源代码等，智能手机蓝牙控制家电开关设计方案。

电子时钟主要是利用电子技术将时钟电子化、数字化，拥有时钟精确、体积小、界面友好、可扩展性能强等特点，被广泛应用于生活和工作当中。FPGA——现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。DS1302是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、日、周、时、分、秒进行计时，具有闰年补偿功能。本设计利用FPGA基于CYCLONE E芯片，利用硬件描述语言Verilog HDL通过配置DS1302芯片进行简单的实时时钟设计，结合数码管显示，可以正常显示年月日，时分秒和周，并通过两个按键的调整来切换时间的不同显示方式。

verliog设计实现实时时钟DS1302的驱动工程源码，quartus11.0G工程文件，FPGA为CYCLONE4E ep4ce15f17c8,可以做为你的设计参考。

采用DS3231实时时钟模块该芯片与单片机通过IIC串行通信，传递速度比较快。自带有电池，不需要外部晶振，完整的时钟日历功能包括秒、分、时、星期、日期、月和年计时，并提供有效期到2100年的闰年补偿，两个日历闹钟。还有集成了温度传感器，成本低。

采用STM32单片机作为核心控制器，外接时钟模块，可以保证系统掉电再次上电之后时间依然准确；使用液晶显示屏作为显示设备，用于显示详细时间，以及控制提示，使用相应型号的显示屏驱动方式通常是串行方式，驱动屏幕显示内容；使用WiFi模块以及云平台数据收发开始实现人机交互控制，用来切换校园作休时间模式以及时间间隔设定，最后通过硬件驱动电路，使用蜂鸣器来模拟时间节点铃声，通过这种方式模拟出学校的智能化打铃控制，功能全面，数据准确。

FPGA程序，主芯片EP4CE10E22C8，实现了8路AD数据的采集、实时时间读取、SD卡本地存储，然后分别同时通过千兆以太网（RTL8211E,1000M）和串口发送到上位机显示，数据发送和存储以实时时间为分隔。欢迎交流讨论