SystemVerilog硬件设计及建模中文+英文+课件
2019-12-21 19:47:33 49.13MB SV IC
1
SystemVerilog 3.1a 语言参考手册(中文版)
2019-12-21 19:34:22 6.35MB Verilog SV
1
sv的有较深入的解读,同时推sv的验证平台做了介绍
2019-12-21 19:24:36 9.04MB sv 验证
1
uvm_ref_flow_2013.05,cadence最新的UVMdemo
2013-09-14 00:00:00 4.02MB uvm sv 验证方法学
1