该vim文件用于vim/gvim下,systemverilog/VMM/UVM文件自动高亮关键字.基于的文件版本及内容为: 1.systemverilog 1800-2012中附录内所有关键字; 2.VMM 1.2中class\method\type\macro; 3.UVM 1.2中class\method\type\macro\type\variable\constant\port\RootMethod
2019-12-21 20:12:18 101KB vim sv VMM UVM
1
S-TUNE_Ver-2_1_11_0--simplified_Chinesed SV-X5系列伺服电机软件
2019-12-21 20:08:01 19.23MB HCFA SV-X5
1
SystemVerilog 语言参考手册3.1a 中文和英文版合集 SystemVerilog 语言参考手册3.1a 中文和英文版合集 SystemVerilog 语言参考手册3.1a 中文和英文版合集 SystemVerilog 语言参考手册3.1a 中文和英文版合集
2019-12-21 19:50:34 5.34MB SV IC
1
SystemVerilog硬件设计及建模中文+英文+课件
2019-12-21 19:47:33 49.13MB SV IC
1
SystemVerilog 3.1a 语言参考手册(中文版)
2019-12-21 19:34:22 6.35MB Verilog SV
1
对sv的有较深入的解读,同时推sv的验证平台做了介绍
2019-12-21 19:24:36 9.04MB sv 验证
1
uvm_ref_flow_2013.05,cadence最新的UVMdemo
2013-09-14 00:00:00 4.02MB uvm sv 验证方法学
1