使用VHDL语言实现的TLC5615的驱动程序 已经在FPGA(Altera EP4CE6E22C8N)上验证通过 时钟频率为50MHz 经过6分频后得到8MHz 最终的时钟频率请参看TLC5615_TransmitData.vhd中描述
2019-12-21 21:08:48 4KB FPGA VHDL TLC5615 驱动程序
1
FPGA Prototyping by VHDL Examples
2019-12-21 21:05:48 18.11MB FPGA VHDL
1
良好的通过50M分频实现PWM波的产生,波形良好可调。
2019-12-21 21:05:25 205KB FPGA VHDL PWM 波发生
1
VHDL语言编写的小游戏。在FPGA实验箱上烧制成功,且成功通过答辩。模仿了打地鼠这个小游戏。
2019-12-21 21:04:48 6.73MB FPGA VHDL 打地鼠
1
用VHDL写的 FIFO 源程序 对与初学者来说 是不错的``````````
2019-12-21 20:18:53 109KB FPGA VHDL FIFO
1
(代码,平台ise)这是一个自动售货机程序实现,功能如下:1.按一下button1按钮,表示购买货物A,第一个LED灯亮;按两下button1按钮,表示购买货物B,第二个LED灯亮;按三下button1按钮,表示购买货物C,第三个LED灯亮,同时7段数码管显示所要购买货物的价格。 2.LED灯亮后,开始输入硬币。button2按一下,输入10元,按两下,输入二十元,以此类推;Button3按一下输入5元,按两下输入10元,以此类推;button4按一下输入1元,按两下输入2元,以此类推。7段数码管显示已投入的总钱数,再次按下button1键,7段数码管显示找零数目,同时指示货物的LED灯熄灭。 3.如果投入的钱币不够就按下button1键确认购买,数码管显示“ER”。(vga显示部分有缺陷)
2019-12-21 20:05:50 15KB FPGA VHDL ise
1
甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT,采用的是单精度的浮点,采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT,含有设计报告和设计源代码,并有测试文件,真的很不错。
2019-12-21 20:05:47 409KB FPGA VHDL FFT
1
数据采集控制系统的设计与分析 设计要求用一片CPLD/FPGA、模数转换器ADC和数模转换器DAC构成一个数据采集系统,并用CPLD/FPGA实现数据采集中对A/D转换、数据运算、D/A转换以及有关数据显示的控制。数据采集和控制系统是对生产过程或科学实验中各种物理量进行实时采集、测试和反馈控制的闭环系统。它在工业控制、军事电子设备、医学监护等许多领域发挥着重要作用。 附加程序代码
2019-12-21 20:05:32 2.12MB 数据采集 FPGA VHDL语言
1
用VHDL编写的 正弦波DDS线调频信号发生器(FPGA)。其中,rom为1/4周期波形,波形起始、终止频率在K_con.vhd模块中的f1、f2常数。步进不仅频率控制字在判断clk上升沿下一行所加的数值。本程序通过QuartusII 9.0调试通过
2019-12-21 20:01:05 319KB DDS FPGA VHDL 线性调频
1
基于FPGA的数字秒表设计,运用VHDL语言,程序代码,调试成功
2019-12-21 19:56:54 1.49MB FPGA VHDL
1