相信设计过ARM的都知道TCM 的重要性，但是这方面的资料却非常的零碎，本人最近也弄这个，找到的一点资料和大家分享！

通过程序，模拟cache存储过程，并通过控制变量法模拟分析Cache性能。 我们要通过老师所给程序进行模拟，并通过操作系统试验中老师所给算法生成出project.txt，并通过project.txt里面的数据来模拟程序的局部性等特性。

离线安装包，亲测可用

浅谈Cache Memory，很详细的介绍了Cache Memory的基础知识，希望对大家有帮助。

Caché技术手册Caché Technology Guide

是计算机体系结构试验程序，用LRU算法更新Cache

主要讲解x86架构下的cache的怎么工作原理和怎么实现等，说的很详细，水平很高的，但是要有相应的知识才能看明白，作者是王齐，

Crystal A Unified Cache Storage System for Analytical Databases

详细介绍了cache缓存与主存之间的三种映射方式及其区别

## 8-Way设置关联缓存 8路组关联缓存的Verilog实现 作为BSF Pilani KK Birla Goa校园的CSF342计算机体系结构的课程项目提交。 ###注意，我仅出于好奇心上载了此项目的github存储库。 由于有些学生在搜索作业时可能会偶然发现它，因此请仅将其用于参考目的，请勿复制任何作业的代码。 我将很快在Wiki上更新8路集关联缓存的详细工作，直到那时您可以参考以下链接： ＃＃＃设计 地址位的计算 缓存大小：128KB地址位：32缓存块大小：64字节 因此，地址位的最后7位用于块内的字节选择。 块数=缓存大小/块大小块数= 128KB / 64B = 2048 这是8路组关联缓存。 因此，我们按以下方式计算地址中的索引位： 索引=块数/ n（其中n是关联性）索引= 2048/8 = 256现在2 ^ 8 = 256，因此我们从地址保留8位用于索引。