针对实际应用的需要，利用可编程逻辑器件设计了抢答器。该抢答器单元电路的软件设计利用硬件描述语言设计完成。设计了控制主电路、数字显示电路、编码译码电路功能，并利用Quartus工具软件完成了编译仿真验证；硬件选择FLEX10K系列的EPF10K10LC84-4芯片来实现抢答器的系统功能。该抢答器具有很强的功能扩充性，应用效果良好。

FPGA设计读取SD卡中的图片并通过VGA屏显示输出的Verilog设计Quartus工程源码文件，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module top_sd_photo_vga( input sys_clk , //系统时钟 input sys_rst_n , //系统复位，低电平有效 //SD卡接口 input sd_miso , //SD卡SPI串行输入数据信号 output sd_clk , //SD卡SPI时钟信号 output sd_cs , //SD卡SPI片选信号 output sd_mosi , //SD卡SPI串行输出数据信号 //SDRAM接口 output sdram_clk , //SDRAM 时钟 output sdram_cke , //SDRAM 时钟有效 output sdram_cs_n , //SDRAM 片选 output sdram_ras_n , //SDRAM 行有效 output sdram_cas_n , //SDRAM 列有效 output sdram_we_n , //SDRAM 写有效 output [1:0] sdram_ba , //SDRAM Bank地址 output [1:0] sdram_dqm , //SDRAM 数据掩码 output [12:0] sdram_addr , //SDRAM 地址 inout [15:0] sdram_data , //SDRAM 数据 //VGA接口 output vga_hs , //行同步信号 output vga_vs , //场同步信号 output [15:0] vga_rgb //红绿蓝三原色输出 ); //parameter define parameter PHOTO_H_PIXEL = 24'd640 ; //设置SDRAM缓存大小 parameter PHOTO_V_PIXEL = 24'd480 ; //设置SDRAM缓存大小 //wire define wire clk_100m ; //100mhz时钟,SDRAM操作时钟 wire clk_100m_shift ; //100mhz时钟,SDRAM相位偏移时钟 wire clk_50m ; wire clk_50m_180deg ; wire clk_25m ; wire rst_n ; wire locked ; wire sys_init_done ; //系统初始化完成 wire sd_rd_start_en ; //开始写SD卡数据信号 wire [31:0] sd_rd_sec_addr ; //读数据扇区地址 wire sd_rd_busy ; //读忙信号 wire sd_rd_v

FPGA密码锁程序，采用Quartus软件调试，VHDL语言编写，实现了密码的预设、更改、错误报警功能，密码的输入和确认来自4*4键盘

内含详细破解方法，是针对quartus13.0的64位系统的破解文件，欢迎大家下载

Quartus_II_13.1_x64证书文件

1.FPGA工程,路径为/par 2.ModeSim工程，独立仿真，使用ModelSIm打开，路径为/Sim 3.有调适说明，路径为/doc

操作步骤：（1）将该文件与.sof文件放在同一个文件夹里面；（2）打开此文件文本（例如用nodepad软件），将(.sof_name)换成要转换的.sof文件名称，将(.rbf_name)换成转换后名称(如test.rbf)，(3)双击此文件，即可在该文件下生成压缩后的.rbf文件文件名称与个人取的一致。

基于modelsim的quartus prime pro仿真工程文件

基于modelsim的quartus prime pro仿真modelsim块文件

包含功能：倒计时，校时，正常时间显示，整点报时，闹钟。除可直接运行的工程文件外，还有波形图模块解释。