包括环路仿真以及二阶、三阶、四阶无源环路参数计算仿真等。
2022-07-08 09:59:49
7.04MB
1
基于Verilog的全数字锁相环dpll，可仿真，包含quartus软件工程，modelsim仿真文件
2022-07-07 21:37:31
653KB
1
用FPGA实现数字锁相环，开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE
2022-06-23 20:03:33
138B
1、资料包含一阶环路设计说明，一阶环路Matlab程序，matlab程序模拟FPGA工作方式，对各变量进行了量化处理。
2、包含了FPGA工程，可直接运行查看仿真结果，使用Vivado2015.4.2版本
2022-06-22 16:23:53
26.91MB
1