由于找不到国产三菱PLC的数据转换命令,只能折中用这个进行16位数据转32位数据
2021-12-28 19:20:00 10KB  16位转32位 PLC
1
CPU是广泛使用的串行数据通讯电路。本设计包含发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现CPU。本文利用Quartus Ⅱ软件仿真环境,基于FPGA(现场可编程门阵列)/CPLD(复杂可编程逻辑器件)设计与实现16位CPU的设计方案。
2021-12-28 15:08:36 358KB QUARTUS FPGA/CPLD CPU
1
三菱PLC十六位数码灯图形编辑实例
2021-12-27 17:02:06 243KB 三菱PLC 十六位数码灯 图形编辑
1
AD7606 数据采集模块,16位ADC,8通道同时200KHz频率采集,每秒8*200K样本。SPI接口或8080 16位并口,可自行选择。 AD7606 数据采集模块特性: 使用AD7606 高精度16位ADC芯片 8路模拟输入。阻抗1M欧姆。【无需负电源,无需前端模拟运放电路,可直接接传感器输出】 输入范围正负5V,正负10V。可通过IO控制量程。 分辨率 16位。 最大采样频率 200Ksps。 支持8档过采样设置(可以有效降低抖动) 内置基准 单5V供电 SPI接口或16位总线接口。接口IO电平可以是5V或3.3V AD7606 数据采集模块实物截图: 2种接口方式: 并口模式跳线:R1 悬空(不贴),R2贴10K电阻 SPI接口模式跳线:R1 贴10K电阻,R2 悬空(不贴) 附件内容例程主要包括AD7606_SPI例程、ADS7606_SPI_51单片机例程等 见截图; 【软件定时采集的实现方案1】 --- 我们提供的SPI例子采用这种方案,见bsp_spi_ad7606.c文件 在定时器中断服务程序中实现: 定时器中断ISR: { 中断入口; 读取8个通道的采样结果保存到RAM; ----> 读取的是上次的采集结果,对于连续采集来说,是没有关系的 启动下次ADC采集;(翻转CVA和CVB) 中断返回; } 定时器的频率就是ADC采样频率。这种模式可以不连接BUSY口线。 【软件定时采集的实现方案2】 --- 我们提供的8080接口例子采用这种方案,见bsp_ad7606.c文件 配置CVA、CVB引脚为PWM输出模式,周期设置为需要的采样频率; ----> 之后MCU将产生周期非常稳定的AD转换信号 将BUSY口线设置为中断下降沿触发模式; 外部中断ISR: { 中断入口; 读取8个通道的采样结果保存到RAM; } 【软件定时采集的实现方案1和方案2的差异】 (1)方案1 可以少用 BUSY口线,但是其他中断服务程序或者主程序临时关闭全局中断时,可能导致ADC转换周期存在轻微抖动。 (2)方案2 可以确保采集时钟的稳定性,因为它是MCU硬件产生的。但是需要多接一根BUSY口线。
2021-12-18 11:44:40 13.84MB ad7606 频率采集 硬件电路设计 电路方案
1
计算机组成原理_基于VHDL语言开发的16位CPU源代码,适用于计算机科学与技术A班的同学课程设计参考使用,可以相互学习,借鉴,共同进步。
2021-12-18 11:02:08 485KB 计算机组成原理
1
EL-JY-II型计算机组成原理实验系统(16位)实验指导书 唐朔飞 第二版
1
CRC校验码计算器delphi源代码(包含8位16位32位)
2021-12-14 21:01:41 212KB CRC校验码 计算器 delphi源代码
1
单片机 十六位抢答器 单片机 十六位抢答器单片机 十六位抢答器
2021-12-14 08:58:51 6KB 十六位抢答器
1
由于在网上和书上看到的流水线结构全是基于阻塞赋值的,结果输出是正确的(大部分时间),但是存在亚稳态的情况,
2021-12-12 11:39:31 65KB verilog 16位加法器 文章 硬件设计
1
16位LED恒流源驱动芯片,DP5020B 是专为 LED 显示屏设计的驱动芯片,内 建 CMOS 位移寄存器与锁存功能,可以将串行的输入 数据转换成并行输出数据格式
2021-12-09 11:27:00 832KB 16位恒流驱动 DP5020B
1