为避免传统设计中待测信号与参考信号之间的道间干扰,以及信号传输过程中引入的噪声,设计了一种基于LabVIEW开发平台的虚拟数字锁相放大器(DLIA :Digital Lock- In Amplifer)。通过引入自动频率跟踪模块,大大降低了待测信号与参考信号频率的失配程度。同时,在经典的正交相敏检波算法基础上,通过对输出信号进行优化处理,得到了良好的输出波形。实验结果显示,待测信号的信噪比RSNR可小于-20 dB,可检测的最小幅值达10μV,自动频率跟踪模块的锁频误差小于0.02%,信号幅值的测量误差小
2022-11-09 15:06:41
1.53MB
工程技术
论文
1