华中科技大学计算机组成原理实验(数据表示,运算器ALU)基于logisim实验
2019-12-21 20:58:55 651KB logisim
1
计算机硬件课程设计,用与门、非门等逻辑门集成电路设计一个4位运算器,输入、输出、功能选择模块划分清晰,并具有5种基本功能,其中一种为算术运算功能A加B、其余4种为逻辑运算功能,分别为A与B、A或B、A异或B和A同或B,输入使用DIP开关、输出使用LED灯显示,并且能用数码显示器显示出数值。
2019-12-21 20:41:20 64KB 计算机硬件 4位ALU EWB
1
用XILINX的ISE2014.4开发的32位ALU。已经过仿真调试。
2019-12-21 20:33:12 495KB ISE XILINX ALU
1
用VHDL语言,模块化设计方式,实现8位运算器单元ALU的设计。
2019-12-21 20:31:19 379KB VHDL ALU
1
VHDL实现简单的ALU
2019-12-21 20:21:35 493KB ALU
1
组成原理实验设计,MIPS 32位CPU中ALU的实现。
2019-12-21 20:20:38 351KB MIPS ALU 组成原理实验
1
用Quartus II 软件绘制的8位ALU
2019-12-21 20:04:01 230KB 8位 总线 ALU
1
用Verilog编写的32位ALU(运算器),具有与、或逻辑运算;加、减算术运算;小于置一,零检测,以及溢出检测等功能。其中加法运算是采用了快速进位链
2019-12-21 19:58:27 9KB CPU Verilog ALU
1
计算机组成原理的作业,支持加、减、与、或的32位ALU
2019-12-21 19:57:12 6KB CPU logisi ALU
1
用SN74181和SN74182设计如下的32位ALU. 两重进位方式 三重进位方式 行波进位方式 包括--运算器组成实例
2019-12-21 19:51:45 389KB SN74181 ALU 运算器
1