搜索【Verilog设计】的结果

乒乓球游戏机Verilog设计

乒乓球游戏机Verilog设计，亲测可以使用

2019-12-21 21:22:09 1.54MB 乒乓球

1

单周期CPU的Verilog设计代码

single_period_CPU_opt.zip 内部完整代码仿真测试都通过

2019-12-21 21:11:35 426KB CPU 单周期 verilog

1

流水线CPU Verilog设计

流水线CPU 包括转发暂停等功能，支持mips除eret ，mtc0，mfc0外所有指令(包括乘除运算，读写hi lo，取字节等等）乘除分别需要5，10个周期，代码能通过测试。

2019-12-21 21:01:42 2.15MB 流水线 CPU Verilog

1

Verilog设计电子表万年历

Verilog语言设计一款能够显示日期时间的电子表芯片，能够显示年月日星期时分秒，区分闰年，能够调整日期和时间

2019-12-21 20:52:21 151KB 硬件设计

1

数字逻辑基础与Verilog设计

数字逻辑基础与Verilog设计中文版，原书第3版，斯蒂芬·布朗

2019-12-21 20:49:42 105.12MB Verilog

1

简易CPU之verilog设计（原创）

当年交的单周期CPU设计作业，现在看来挺烂的好的先不发

2019-12-21 20:26:35 3.72MB CPU verilog mips 单周期

1

密码锁（Verilog设计）程序

功能：采用verilog设计，7段数码管进行输入的显示，在DE-2平台上进行密码锁的实现的程序

2019-12-21 20:19:08 4KB 密码锁 Verilog设计

1

雷思磊著二书合本自己动手写CPU+光盘+步步惊“芯”-软核处理器内部设计分析。两PDF各500多页，带一程序光盘，保证没问题，仅供学习！

2019-12-21 20:13:32 176.99MB verilog 设计CPU 雷思磊

1

简单CPU的Verilog设计

本资料中包含了运算器ALU的设计源码、存储器的设计源码、控制器的设计源码、还有CPU的整体设计源码

2019-12-21 20:12:34 78KB CPU Verilog 中央处理机 电子系统设计

1

verilog设计2倍频

用verilog HDL语言通过两种方法实现设计2倍频

2019-12-21 20:07:48 655B 倍频

1