用7段共阳数码管做的时钟 verilog程序
// 时钟用4个数码管显示，显示秒和分，修改一下可以加上时或跑秒
// sys_clk为系统时钟：50MHz
// seg_dat为输出给数码管的8个1bit信号
// seg_sl 为数码管位选通
2019-12-21 19:22:29
3KB
1
本程序完成以下功能
1. 基本部分
当控制开关启，固定间 隔一段时(例如 3s)之后，指示灯点亮。
完成一次测试后，将 被测试者的 反应时间显示在数码管上 。
如果指示灯点亮前， 被测试者按下键，视为违规应给出警示。
2. 2. 提高部分
(1)(1)(1)当控制开关启，随机间 隔一段时(时间不宜过长，例如 <= 5s)之后，指示灯点亮。
(2)(2) 两人比赛谁先按下键， 指示 谁是 获胜者 ，并显示其反应 时间。
2019-12-21 18:52:03
2.9MB
1
用FPGA控制ADC1674 verilog 编程
（已经附带有AD1674的中文资料了） 做一个最最简单的电压测量
采用verilog 来编程，ADC1674的引脚尽可能少 只剩下两个引脚需要控制 对输入的直流电压进行检测 程序注释清楚 一目了然 实在还看不懂 应该不会吧
2019-12-21 18:48:21
3.59MB
1
鉴于上次传的只有Verilog代码，怕对于像半年前的我一样的初学者仍然会遇到很大困难，现特把本人课程设计的整个Quartus工程文件一并上传，希望有用。用时只需用Quartus打开工程文件即可编译运行，频率可达16M没问题
2010-07-26 00:00:00
16MB
1