基于AMBA总线描述了一个AHB接口,采用多主多从的架构,有多个master和slave
2019-12-21 21:53:07 7KB system veril AHB 多主多从
1
wishbone to ahb bus. no burst operation.
2019-12-21 21:23:36 13.27MB wishbone ahb
1
多层ahb总线概述多层ahb总线概述多层ahb总线概述多层ahb总线概述多层ahb总线概述
2019-12-21 21:02:01 125KB 多层ahb总线概述
1
DMA的verilog硬件实现,此版本为东南大学2005年版本。目测可用。 网上有很多该版本,但是不全,此次为收集齐全的版本方便大家学习研究。(没有找到文档说明,代码注释较详细)
2019-12-21 20:33:32 27KB DMA Verilo AHB
1
AHB、APB总线转换桥电路、verilog代码实现
2019-12-21 20:08:26 26KB AHB、APB总线、桥
1