搜索【1/3倍频】的结果

FPGA 编码器输入信号4倍频处理

FPGA 对电机的编码器输入的正交编码信号进行4倍频处理

2019-12-21 21:20:49 1KB FPGA 编码器

1

运用凯斯西储大学滚动轴承故障数据，运用MOMEDA对信号进行周期的增强，提高信噪比，并运用希尔伯特变换，与Teager能量算子包络解调，体现Teager能量算子二次增强。同时还存在MCKD，

2019-12-21 20:58:11 2.27MB MOMEDA

1

quartusii的PLL IP核分频和倍频

quartusii的PLL IP核分频和倍频，并且仿真通过，quartusii的PLL IP核分频和倍频

2019-12-21 20:27:01 2.96MB PLL，IP

1

基于STM32F4系列的4个编码器4倍频的转速解析程序

基于STM32F4系列的4编码器4倍频转速解析程序，程序有效，需要根据自己的配置更改有问题欢迎提问。

2019-12-21 20:24:05 10.62MB STM32 编码器 转速解析 4倍频

1

锁相环CD4046实现信号90度移相电路原理图

利用锁相环进行四倍频，然后取倍频信号与原型号相异或，即可得到与原信号相差90度相位的信号。本图提供了具体芯片和，电容电阻值。本图绝对原创，经本人及同行的实践使用证明，原电路正确无误，适合为锁相放大器提供两路正交信号。

2019-12-21 20:23:04 18KB 锁相环 CD4046 90度移相 四倍频

1

最简单的倍频verilog程序（Quartus II）

一个工程文件几段简单的代码一个输入一个输出（50Mhz倍频到100Mhz）

2019-12-21 20:09:32 unknown verilog 倍频 quartus

1

verilog设计2倍频

用verilog HDL语言通过两种方法实现设计2倍频

2019-12-21 20:07:48 655B 倍频

1

Verilog HDL写的简单倍频程序

利用小数分频来得到倍频，倍频的倍数可以通过设置乘法器里面的数据得到

2019-12-21 19:52:48 2KB 倍频

1

三分之一倍频程matlab

三分之一倍频程计算以及相关滤波器的matlab程序

2019-12-21 19:51:06 16KB 倍频程 matlab

1

基于pll verilog 写的倍频器

直接用pll写的一个5倍时钟的倍频器，用modelsim已经验证好。

2019-12-21 19:38:54 131KB pll

1