FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计FPGA实现频率计

如题所示，拿去做作业吧。

所制作的频率计电气指标如下：(1)显示的位数：8位数LED (2)进制数：十进制 （3）频率测试范围：1Hz~99MHz，利用预置分频器做1/2分频

本文要设计一个8位十进制数字频率计，需要由四种器件来组成，即：测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division). 因为是8位十进制数字频率计，所以计数器CNT10需用8个，7段显示LED7也需用8个. 频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。 为此，测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK，一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Load、和清零输出信号RST_CNT。 如CLKK的输入频率为1HZ，则输出信号端CNT_EN输出一个脉宽恰好为1秒的周期信号，可以作为闸门信号用。由它对频率计的每一个计数器的使能端进行同步控制。当CNT_EN高电平时允许计数，低电平时停止计数，并保持所计的数。

VHDL课程的综合设计报告，是一个数字频率计的，含完整代码

基于FPGA的数字频率计设计与仿真，设计了一个简单的数字频率计，对于初学者有一定的帮助

频率计设计1 设计要求 一、基本部分： 1.1被测信号波形为三角波，正弦波，矩形波。 1.2 被测信号幅度≥100mv。 1.3 被测信号频率位40Hz～1MHz 1.4 用4位数码管显示字符。 1.5 测量误差≤0.5%。 二、发择部分：

（1）基本要求： a．被测信号的频率范围为1～20kHz，用4位数码管显示数据。 b．测量结果直接用十进制数值显示。 c．被测信号可以是正弦波、三角波、方波，幅值1～3V不等。 d．具有超量程警告（可以用LED灯显示，也可以用蜂鸣器报警）。 e．当测量脉冲信号时，能显示其占空比（精度误差不大于1%） a．实现自动切换量程。 b．构思方案，使整形时，跳变阈值自动进行调节，以实现扩宽被测信号的幅值范围。

实验课需要用到 且调试通过~ LIBRARY IEEE ; --有时钟使能的十进制计数器 USE IEEE.STD_LOGIC_1164.ALL ; ENTITY CNT10 IS PORT (CLK : IN STD_LOGIC ; -- 计数时钟信号 CLR : IN STD_LOGIC ; -- 清零信号 ENA : IN STD_LOGIC ; -- 计数使能信号 CQ : OUT INTEGER RANGE 0 TO 15 ; -- 4 位计数结果输出 CARRY_OUT : OUT STD_LOGIC ) ; -- 计数进位 END CNT10 ; 。。。。。

基于VHDL的数字频率计设计,希望这个文档对大家有所帮助。