设计了一种基于TowerJazz 180 nm CMOS工艺的低抖动集成锁相环芯片。分别从鉴频鉴相器（PFD）、电荷泵（CP）、压控振荡器（VCO）、环路滤波器（LPF）等多个环路模块分析介绍了减小输出时钟抖动的方法和具体电路实现。采用Cadence仿真软件对整个电路进行仿真，后仿真结果表明该锁相环芯片性能指标良好：工作电压1.8 V，调频范围为1.24~2.95 GHz，输出时钟中心频率为2.56 GHz，锁定时间小于2 μs，相位抖动约为1.7 ps。
2022-08-01 16:30:06
2.16MB
1
您曾设计过具有分数频率合成器的锁相环（PLL）吗？这种合成器在整数通道上看起来很棒，但在只稍微偏离这些整数通道的频率点上杂散就会变得高很多，是吧？如果是这样的话，您就已经遇到过整数边界杂散现象了 —— 该现象发生在载波的偏移距离等于到最近整数通道的距离时。
2022-07-28 15:14:07
111KB
1
1、结构
2、原理
锁相放大器实际上是一个模拟的傅立叶变换器，锁相放大器的输出是一个直流电压，正比于是输入信号中某一特定频率（参数输入频率）的信号幅值。而输入信号中的其他频率成分将不能对输出电压构成任何贡献。两个正弦信号，频率都为1Hz，有90度相位差，用乘法器相乘得到的结果是一个有直流偏量的正弦信号。
如果是一个1Hz和一个1.1Hz的信号相乘，用乘法器相乘得到的结果是：
其结果是一个交流调制波，基频是1Hz，幅频是0.1Hz。
从上面的分析看来，只有与参考信号频率完全一致的信号
2022-07-26 15:44:45
71KB
1
LM567 本身是是美国国家半导体公司的解码集成电路，是一款锁相环音频译码
器.它的内部电路结构由正交相位探测器、锁相环、放大器等组成.在锁相环内部，
含有电流控制振荡器、相位检测器、反馈滤波器.LM567 的工作电压范围是
4.75-9V，工作频率在 0.01Hz~500kHz 连续变化，静态工作电流 8 mA左右.第③
脚是信号输人端，要求输人信号大于 25 mV.第⑧脚是逻辑输出端，从图中看出
它是一个集电极开路的晶体管输出，允许最大灌电流为100 mA.第⑤、⑥脚外接
的电阻、电容决定了 IC 内部压控振荡器的中心频率，f= 1/1.1RC.第①②脚通常
是分别对地接电容，形成输出滤波网络和环路低通滤波网络，其中第②脚所接电
容决定锁相环路的捕捉带宽，电容数值越大，环路带宽越窄. 带宽 BW可由下式
计算：
2022-07-23 21:11:41
97KB
1
包含了MB1502/1504控制程序，分为基本通信程序以及带按键控制的程序，以及相关的数据手册和原理图，供参考。
2022-07-15 20:38:48
969KB
1
AD9516 主要由内部VCO，电荷泵，检相器，分频器，控制逻辑电路。外部需要一个
环路滤波器。是一个典型的多输出的模拟锁相环。文档详细介绍各部分配置功能和仿真说明。
2022-07-13 12:03:14
1.11MB
1
1 引 言
在便携式及车载型电台中，多采用直接调频技术，应用以电压调控的变容二级管，使振荡器的频率产生偏移，由于锁相环环路误差传递函数的高通特性，被搭载的调制信号不能出现阻带内的低频或直流分量，数字调制即表现为长"0"或长"1"的状态，否则会使频偏降低或消失。这对数传电台不利，为此可对基带数据进行扰码，减小长"0"或长"1"的状态，但又会带来误码的传递，为了解决这个问题本文提出采用双调制锁相频率合成器的方法。
2 双调制电路工作原理
双调制锁相频率合成器构成如图1所示，fo一般用高精度和高稳定晶体产生，以达到锁相输出频率和晶振同等级别的性能。这种系统可以被用来直接调频，作为模
2022-07-10 16:15:28
97KB
1