参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码，在理解其思想和方法的基础上，将其改造成8位的5级流水无cache的实验CPU，包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。利用VHDL语言编程实现，并在TEC-CA平台上进行仿真测试。为方便起见，后续16位5级流水无cache实验CPU简记为ExpCPU-16，而8位的则记为ExpCPU-8。 对于内存模块的改造，参考《计算机组成原理》课程综合实验的方法，独立设计一块8位的RAM。 （1）利用TEC-CA平台上的16位RAM来存放8位的指令和数据； （2）实现一条JRS指令，以便在符号标志位S=1时跳转。需要改写ID段的控制信息，并改写IF段； （3）实现一条CMPJ DR,SR,offset指令，当比较的两个数相等时，跳转到目标地址PC+1+offset； （4）可以探索从外部输入指令，而不是初始化时将指令“写死”在RAM中； （5）此5段流水模块之间，并没有明显地加上流水寄存器，可以考虑在不同模块间加上流水寄存器； （6）探索5段流水带cache的CPU的设计。

湖南大学计算机组成与原理实验（已完成，可以参考）

北航计组p3--Logisim单周期--电路最终版 支持30+条指令

北航计组实验p4代码--Verilog单周期 支持36种指令 附设计文档