1.设计用于竞赛抢答的四人抢答器。
（1）有多路抢答，抢答台数为4；
（2）抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，发出报警信号；
（3）能显示超前抢答台号并显示犯规警报。
2.系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示该路抢答台号。
3.用Verilog HDL语言设计符合上述功能要求的四人抢答器，并用层次化设计方法设计该电路。
2019-12-21 20:38:42
23.92MB
1
1）设计制作一个可容纳四组参赛的数字式抢答器，每组设置一个抢答按钮供抢答时使用，且电路具有第一抢答信号的鉴别和锁存功能。
2）在主持人将系统复位并发出抢答指令后，用数码管显示第一抢答组别且该组别对应指示灯亮，同时电路应具有自锁功能，使别的抢答开关不起作用
2019-12-21 20:13:06
300KB
1
我做过的四路 抢答器 的 proteus 仿真电路及其程序 可以实现 积分违规检测 蜂鸣声提示 抢答作答倒计时设定等
2019-12-21 20:11:50
44KB
1
该代码为基于VHDL的四人抢答器设计。
当有一位参赛选手首先按下抢答器开关时，相应显示开关编号，此时抢答器不接受其他信号。电路还具有时间控制功能，要求回答问题时间小于100s时间显示为倒计时，当达到限定时间时发出提示信号。
2019-12-21 19:58:51
3.2MB
1