直接调用C模块 SystemVerilog 3.1-26节中有详细的描述 直接编程接口（DPI）的双方都是完全独立的 - SystemVerilog 不必分析 C 的代码 - C 编译器也不必分析SystemVerilog的代码 输入的函数 - 用SystemVerilog 调用的C 函数 - 输入的函数必须声明 import “DPI” … function …….; 输出的函数 -用C调用的SystemVerilog 函数 - 输入的函数必须声明 export “DPI” …[c_identifier =] function function_identifier…; 所有C 和 SystemVerilog 函数必须在零时间内完成 在26节中介绍了多 种形式和选择 可选择变量

uvm的7个lab，包括rtl，solution等，按照顺序做下来可以很快uvm入门

Table of Contents Articles Introduction 0 Cookbook/Introduction 0 Cookbook/Acknowledgements 1 Testbench Architecture 2 Testbench 2 Testbench/Build 9 Testbench/Blocklevel 19 Testbench/IntegrationLevel 29 Component 39 Agent 42 Phasing 48 Factory 53 UsingFactoryOverrides 56 SystemVerilogPackages 62 Connections to DUT Interfaces 65 Connections 65 SVCreationOrder 71 Connect/SystemVerilogTechniques 73 ParameterizedTests 75 Connect/Virtual Interface 78 Config/VirtInterfaceConfigDb 86 Connect/VirtInterfacePackage 90 Connect/VirtInterfaceConfigPkg 93 Connect/TwoKingdomsFactory 97 DualTop 103 VirtInterfaceFunctionCallChain 106 BusFunctionalModels 108 ProtocolModules 111 Connect/AbstractConcrete 115 Connect/AbstractConcreteConfigDB 118 Configuring a Test Environment 126 Configuration 126 Resources/config db 131 Config/Params Package 134 Config/ConfiguringSequences 139 ResourceAccessForSequences 142 MacroCostBenefit 145 Analysis Components & Techniques 146 Analysis 146 AnalysisPort 149 AnalysisConnections 152 MonitorComponent 158 Predictors 161 Scoreboards 163 MetricAnalyzers 170 PostRunPhases 172 Matlab/Integration 175 End Of Test Mechanisms 183 EndOfTest 183 Objections 185 Sequences 188 Sequences 188 Sequences/Items 193 Transaction/Methods 195 Sequences/API 200 Connect/Sequencer 204 Driver/Sequence API 206 Sequences/Generation 213 Sequences/Overrides 221 Sequences/Virtual 223 Sequences/VirtualSequencer 231 Sequences/Hierarchy 237 Sequences/SequenceLibrary 242 Driver/Use Models 246 Driver/Unidirectional 247 Driver/Bidirectional 250 Driver/Pipelined 255 Sequences/Arbitration 267 Sequences/Priority 276 Sequences/LockGrab 277 Sequences/Slave 284 Stimulus/Signal Wait 290 Stimulus/Interrupts 294 Sequences/Stopping 301 Sequences/Layering 302 Register Abstraction Layer 308 Registers 308 Registers/Specification 315 Registers/Adapter 317 Registers/Integrating 321 Registers/Integration 327 Registers/RegisterModelOverview 332 Registers/ModelStructure 334 Registers/QuirkyRegisters 344 Reg

把近期研究 UVM phase 的一些个人的想法和实践过程通过发帖的方式写出来，主要是通过一个复杂一点的例子来慢慢讲解和展现，结合自己看代码的理解。 。

数字ic设计相关的学习书籍，包含了验证+uvm+sv学习书籍的pdf，非常实用的入门书籍；sv语法；uvm验证平台搭建

本人看视频记的笔记，有截图和文字。是UVM的基础知识，可以对UVM有个初步了解。希望对初学UVM基础的人有帮助。建议可以和张强的《UVM实战》一起学习。 内容： 1构建一个简单的UVM平台 2 UVM平台组件 3 UVM factory机制 4 UVM事务级建模 5 UVM信息服务机制 6 UVM configuration 机制 7 UVM sequence机制 8 UVM TLM 9 UVM analysis component 10 UVM callback 11 UVM Advanced sequence 12 UVM寄存器抽象级-RAL

从UVM的源码分析 ，为什么UVM要这样写；让你知其然，更知其所以然。文档是中文翻译过的，更有利于初学者学习。

基于UVM平台搭建的验证环境，针对的是路由器router模块，可供参考

主要实现matlab生成c 模型的.so动态库，并在uvm上调用；同时将 uvm随机后的结构体参数传入matlab中