基于SMIC 0.18 μm CMOS工艺，设计了一种两级误差放大器结构的LDO稳压器。该电路运用两级误差放大器串联方式来改善LDO的瞬态响应性能，采用米勒频率补偿方式提高其稳定性。两级放大器中主放大器运用标准的折叠式共源共栅放大器，决定了电路的主要性能参数；第二级使用带有AB类输出的快速放大器，用来监控LDO输出电压的变化，以快速地响应此变化。电路仿真结果显示：在电源电压为5 V时，输出为1.8 V，输出电压的温度系数为10×10-6/℃；当电源电压从4.5 V到5.5 V变化时，线性瞬态跳变为48 mV；当负载电流从0 mA到60 mA变化时，负载瞬态跳变为5 mV。且环路的相位裕度为74°，整个电路的静态电流为37 μA。该电路结构的瞬态跳变电压值远小于其他电路结构，且能实现低功耗供电。

本论文完成了一种应用于集成于射频芯片的LDO的分析与设计。本文主要从稳定性、负载瞬态响应、电源抑制比和噪声四个方面进行了分析。然后，采用SMIC 0.18μm CMOS工艺完成了包括功率调整管、电阻反馈网络和误差放大器三个部分的电路设计，并用Cadence Spectre对设计的整体电路进行了仿真和优化，最终实现电路的设计要求，而且可以在片内集成。可在0.1mA～300mA的负载电流范围内稳定工作，电路正常工作时温度范围：-55℃~ 125℃，该电路工作电压范围为2.1～3.6V，输出电压1.8V，输出电压在全范围的波动：≤4mV，输出电压准精度：≤10mV，最小压差在300mV以下，静态电流≤60uA；在10Hz～100KHz范围内的内部输出噪声积分约为，≤20μVRMS@20mA、≤50μVRMS@80mA、≤100μVRMS @300mA；电源抑制比（PSRR，在10KHZ以下）：≥60dB@20mA、≥60dB@80mA、≥60dB@300mA；线性调整率：≤0.1%；负载调整率：≤1%；启动时间：≤100us；电压瞬态响应：≤30us；负载瞬态响应：≤50us；输出启动电压过冲：≤100mV；集成输入欠压过压保护、输出断路保护。另外集成过温保护以及输入软启动电路。

LDO稳压IC LTI6565输入电压8V 输出电流250MA 输出1.5V-5.0V LDO SOT-23 SOT-89 LTI6565A。高精度 高质量 低成本 优选

HP6513一款耐高压的ldo芯片资料

设计了一种可用于射频前端芯片供电的高电源抑制比（PSR）无片外电容CMOS低压差线性稳压器（LDO）。基于对全频段电源抑制比的详细分析，提出了一种PSR增强电路模块，使100 kHz和1MHz处的PSR分别提高了40 dB和30 dB；加入串联RC补偿网络，保证了电路的稳定性；在LDO输出至误差放大器输入的反馈回路引入低通滤波模块，降低了由于输出端接不同负载对反馈回路的影响。电路采用UMC 65 nm RF CMOS工艺进行设计和仿真，整个芯片面积为0.028 mm2，仿真结果表明，本文设计的LDO的相位裕度为86.8°，在100 kHz处，PSR为-84.4 dB，输出噪声为8.3 nV/[Hz]，在1 MHz处，PSRR为-50.6 dB，输出噪声为6.9 nV[Hz]，适合为噪声敏感的射频电路供电。

想学更多有关硬件方面的知识，请https://blog.csdn.net/weixin_44407238/article/details/113184202

要获得干净的直流电源，使用低压降稳压器 (LDO) 过滤由开 关模式电源生成的纹波电压并不是需要考量的唯一事项。由于 LDO 为电子器件，它们本身会产生一定量的噪声。要生成不会 影响系统性能的干净电源轨，选择低噪声 LDO 并采取措施降 低内部噪声是不可缺少的环节

Analog IC Design with Low-Dropout Regulators Gabriel Alfonso Rincón-Mora. 全面深入介绍低压差线性稳压器的书

CMOS低压差线性稳压器 [王忆，何乐年 著] 2012年

5V，3.3V稳压电路比较常见，3.0V稳压比较难找，所以我把自己找到并在使用的3级稳压电路一次性打包，希望对同行有用。 压缩包内包含5个文件，一张稳压电路原理图，以及原理图中用到的3个稳压芯片PDF资料（LM7805中英文资料，AP1117,PAM3101)。