搜索【Verilo】的结果

FPGA常用通信总线IIC Verilog代码

该代码实现实现了FPGA对EEPROM的字节读写访问，对于FPGA初学者而言，简单易懂！

2019-12-21 20:34:14 390KB FPGA IIC Verilo FPGA入门

1

DMA_AHB的verilog硬件实现

DMA的verilog硬件实现，此版本为东南大学2005年版本。目测可用。网上有很多该版本，但是不全，此次为收集齐全的版本方便大家学习研究。（没有找到文档说明，代码注释较详细）

2019-12-21 20:33:32 27KB DMA Verilo AHB

1

Verilog数字系统设计教程[夏宇闻]第四版PPT课件

《Verilog数字系统设计教程[夏宇闻]第四版》PPT课件最新版

2019-12-21 20:10:05 14.35MB verilo fpga 数字系统

1

w5500 TCP/IP协议栈 FPGA源码

w5500 TCP/IP协议栈 FPGA源码 verilog 开发

2019-12-21 20:02:58 7KB W5500 Verilo

1

黑金科技的FPGA 控制DS18B20并用数码管显示出来

黑金科技的FPGA板子型号EP4CE15F17C8型号控制DS18B20并在数码管上显示出来

2019-12-21 20:00:11 4.02MB FPGA Verilo EP4CE1

1

Verilog HDL 程序设计与实践可编辑版本

Verilog HDL 程序设计与实践本书是主要是针对对于Verilog没有大体了解，小白入门的人,可以较好的理解 Verilog用处，本PDF已经进行过脱密处理，可以进行编辑。

2019-12-21 19:37:16 14.29MB Verilo HDL Progra

1

ModelSim仿真图像输入和输出仿真工程

在modelsim中仿真图像输入输出，用bmp位图作为图像源输入，最后再转成bmp位图输出。

2019-12-21 19:34:47 3.66MB 图像 verilo models

1

ADS1256 verilog+注释datasheet+官方datasheet+相关论文

包含了：官方datasheet一份、CSDN付费下载的ADS1256 verilog（非本人写的）一份、划重点注释后的ADS1256 datasheet一份、ADS1256的相关知网论文2篇。

2019-12-21 19:34:42 4.24MB ADS125 verilo

1

二进制转换为十进制（Verilog代码）

适用于将二进制数转换为十进制，A为十进制，B为二进制。{A,B}每次左移一位，判断A的每四位是否＞4，若大于四则+3，否则保持不变；B为多少位二进制数则左移多少次。最终A是B转换成十进制的数。代码为32位二进制数转换为十进制数。

2019-12-21 19:33:46 13KB 二进制 十进制 Verilo

1

Vivado设计流程

Vivado设计流程：介绍了如何基于Vivado工具，利用Verilog HDL创建Vivado工程以及综合、仿真、实现和FPGA下板。

2019-12-21 19:27:36 1.92MB Verilo

1