搜索【VHDL设计】的结果

FPGA的设计实例合集，包括Verilog和VHDL

FPGA的设计实例合集，包括Verilog和VHDL，另外还包括一些文档资料，主要是一些原理结构和编码风格之类的，很实用.

2019-12-21 20:38:23 15.5MB FPGA Verilog VHDL 设计实例

1

用VHDL设计可控脉冲发生器，eda课件

eda中课件关于可控脉冲发生器的设计

2019-12-21 20:37:41 3.28MB EDA

1

12 24小时数字时钟VHDL设计

基本功能完全具备，仿真波形你大可自己编译，程序段都是对的，希望对您有用

2019-12-21 20:29:22 7KB EDA ，数字时钟

1

计步器设计报告

自己做的计步器设计报告、包含电路截图、VHDL代码和仿真截图

2019-12-21 20:24:54 675KB VHDL 设计报告

1

数字系统的VHDL设计（江国强编）

数字系统的VHDL设计

2019-12-21 19:48:11 12.7MB 数字系统的VHDL设计

1

用VHDL设计LED 汉字滚动显示器（毕业设计论文附程序）

本文对基于FPGA控制的LED汉字滚动显示器的设计方法进行了探讨。提出了两个实现方案。并对其中一个方案作了详细说明。文中首先介绍了LED发光二极管点阵的控制原理；然后研究了在LED发光二极管点阵上滚动显示汉字的方法；最后，用VHDL语言程序设计了一个完整的LED汉字滚动显示器。

2019-12-21 19:42:23 1.71MB FPGA LED 显示器

1

VHDL设计数字电子时钟完整版

有完整的代码，也有设计好的完整的程序工程，拿到手后可以直接在Quartus2上运行，还附有设计报告，包含连接图和仿真图！

2019-12-21 19:39:10 3.89MB VHDL 电子时钟

1

电梯控制系统的VHDL设计

传统的电梯控制系统仅仅要求实现对一栋电梯的控制，而本设计是基于VHDL的电梯控制系统，实现两栋电梯联动。有具体的设计思想、流程图、具体的程序解释等。

2019-12-21 19:32:37 208KB 电梯控制 VHDL

1

四路带打分计时功能的抢答器

这是一个四路抢答器，抢答时具有计时功能，限定选手的答题时间，在接近规定时间时进行提示，达到规定时间发出终止音。主持人可控制加分或减分

2019-12-21 19:23:40 522KB EDA VHDL 设计 抢答器

1

拔河游戏机 vhdl设计

拔河游戏机 vhdl 设计采用框图设计费了很大功夫

2019-12-21 18:55:11 2.73MB 拔河 游戏机

1