该文件为工程文件,包含所有代码,模块与仿真,输入为四个音阶七个音程,输出有5个分频及七段译码管的信号(若要使用需要自行编写刷屏代码)
2019-12-21 20:59:52 753KB vhdl fpga quartus
1
《基于Altera FPGA CPLD 的电子系统设计及工程实践》源代码 简单,容易入门
2019-12-21 20:22:18 14.27MB VHDL FPGA
1
vhdl语言写IIC接口程序
2019-12-21 20:15:00 226KB VHDL FPGA IIC
1
用VHDL编写的一个数字下变频,可供参考。
2019-12-21 20:14:46 2KB DDC VHDL FPGA
1
设计一个奇偶检验器,要求模拟串行数据输入,并可对其进行奇偶校验。例如对于1位开始位、8位数据位和1位奇偶校验位的10位串行数据,由1个按键根据时序逐个输入,数码管应实时提示当前应输入的数据序号;奇校验或偶校验模式应能设置,odd代表奇校验,eve表示偶校验;显示格式例子:显示odd-9表示当前模式为奇校验,当前应输入第9位(即数据位的第8位)数据;显示odd-PASS则表示奇校验通过;显示odd-FFFF则表示奇校验失败。校验通过时发出嘀-嘀-嘀三声提示。
2019-12-21 20:12:14 1.43MB VHDL FPGA EDA
1
里面有详细的实验准备、实验内容步骤、实验程序分析、实验结果等.
2019-12-21 20:11:01 779KB vhdl fpga VGA vhdl实验
1
里面有详细的实验准备、实验内容步骤、实验程序分析、实验结果等.
2019-12-21 20:11:01 1.8MB vhdl fpga 移位寄存器 vhdl实验
1
VHDL语言的简化教程pdf,通过文档可以全面了解VHDL的语法。
2019-12-21 19:53:46 1.08MB VHDL、FPGA
1
基于VHDL的FPGA串口通信 验证实现和PC机进行基本的串口通信的功能
2019-12-21 19:24:04 68KB VHDL,FPGA,串口通信
1
利用硬件语言VHDL编写的一个数控振荡器,并通过FPGA实现
2019-12-21 18:51:42 3KB NCO VHDL
1