串口
VHDL中的简单UART实现
描述
非常简单,无缓冲的8位数据位,0位奇偶校验,1位停止位串行通信通道的实现。 通过分别设置I_clk_baud_count,应该能够在任何波特率下(有一定程度的错误):
For a 50MHz I_clk:
I_clk_baud_count := X"1458" -- 9600bps
I_clk_baud_count := X"01B2" -- 115200bps
To generate other timings, perform calculation:
/ = I_clk_baud_count
50000000 / 9600 = 5208 (0x1458)
#输入/输出:
SYS
2022-11-07 23:03:41
7KB
VHDL
1