1、单元电路实现,两种实现方式都可以,一:2输入门;二:复杂CMOS门。 2、由单元电路连接成4位加法器。 3、Chartered 0.35工艺。 4、通过波形仿真、DRC、LVS。 首先熟悉cadence软件的使用,练习反相器的原理图和版图绘制,并仿真,运行DRC LVS 规则检查。
2019-12-21 21:45:51 885KB 数字芯片设计
1
设计与验证:Verilog+HDL(清晰带书签) 设计与验证:Verilog+HDL(清晰带书签)
2019-12-21 21:41:10 14.41MB 设计与验证 Verilog Verilog+HDL
1
《CMOS模拟集成电路版图设计与验证 ——基于Cadence Virtuoso与Mentor Calibre》PDF完整版,已经添加过书签了。而且这本书还不错!
2019-12-21 20:38:01 51.15MB IC CMOS
1
通俗易懂,是学习verilog硬件语言不可多得的一本好书。
2019-12-21 19:53:47 14.41MB 设计与验证 verilog
1
DDR2+SDRAM控制器的设计与验证,研究实现操作简便、带宽高的DDR2C设计方法。主要内容包括如何简化对DDR2 SDRAM的操作和最大限度的提高DDR2接口的带宽。
2019-12-21 19:42:49 2.47MB DDR2控制器
1
嵌入式系统设计的验证与调试技术 Embedded Systems and Software Validation (Morgan Kaufmann, 20...
1
小梅哥良心之作!入门神器 很棒棒哒的入门书籍!!! 很棒棒哒
2019-11-01 11:09:17 19.47MB FPGA
1