Stateful_Firewall 特征: ●状态防火墙:TCP,UDP和ICMP。 ●防火墙文本规则/文本规则解析器。 ●可以在不同接口和pcap文件之间交换数据包。 ●使用哈希表可以更快地进行流查找。 ●NAT转换器。 ●ARP处理系统。 ●用于查找和存储状态的通用哈希表。 ●灵活的设置:文件存储和带参数的程序调用。 ●调试模式(使用–DDEBUGGING编译) ●IP,TCP和UDP校验和。 有关设计文档的更多信息,位于项目文件夹中。
2024-04-13 07:55:39 2.78MB
1
深度学习上课状态检测数据集,适用于智慧课堂等项目,包含图片以及xml标签
2024-04-12 19:45:57 3.61MB 数据集 深度学习 目标检测 人工智能
1
广义状态空间平均法无线电能传输系统建模 包含 matlab 代码和 simulink 对照仿真 直接运行脚本代码,结果直接展现
2024-04-12 11:07:33 61KB matlab
1
复制代码 代码如下:import time,datetime    import urllib2   def chk_qq(qqnum):    chkurl = ‘http://wpa.qq.com/pa?p=1:’+`qqnum`+’:1′    a = urllib2.urlopen(chkurl)        length=a.headers.get(“content-length”)        a.close()        print datetime.datetime.now()        if length==’2329′:            return ‘O
2024-04-11 16:08:57 31KB python python实例 QQ
1
用具有高横向动量的光子和在36.7fb-1的质子碰撞中收集的射流对事件进行新的搜索,质子碰撞的质心能量为s = 13 TeV,用ATLAS探测器记录到 大型强子对撞机。 检查前导光子和射流的不变质量分布,以寻找新粒子的共振产生或标准模型以外的新高质态的存在。 没有观察到与仅背景假设的显着偏差,并且提取了一般高斯形共振的截面极限。 在分析中还检查了夸克复合模型中假设的激发夸克和量子黑洞模型中预测的具有额外维数的高质量态。 在95%的置信水平下,观察到的数据排除了激发夸克的质量范围低于5.3 TeV,Arkani-Hamed“ Dimopoulos” Dvali(Randall” Sundrum中的量子黑洞的质量范围低于7.1 TeV(4.4 TeV)。 )具有六(一)个额外尺寸的模型。
2024-04-08 15:31:51 1.67MB Open Access
1
受到最近LHC搜索更新为衰减成双光子的窄共振和宽共振的推动,我们重新考虑了在<math> M γ γ = 750 GeV </ math>源自封闭的弦(可能是轴性的)激励φ(与低质量比例弦理论相关),其与规范动力学项耦合。 我们重新评估
2024-04-06 23:13:21 1.93MB Open Access
1
基于扩张状态观测器的迟滞非线性系统辨识.pdf,针对一类迟滞非线性系统提出一种参数辨识新方法。通过构造合适的周期输入信号,分析Bouc Wen模型的积分特性,该特性在后续线性参数与迟滞参数辨识中起到重要作用。利用扩张状态观测器获得系统状态和等效扰动构造方程组,实现线性参数和非线性参数的分离辨识,所有参数通过线性方程组求解得到。通过数值仿真验证了方法的有效性。最后,方法应用于一类压电系统的迟滞非线性模型辨识,所得模型能够很好地反应实际系统的特性。
2024-03-28 16:58:26 3.19MB 论文研究
1
在本文中,我们找到了具有广义多态状态方程(GPEoS)的Einstein–Maxwell方程的精确解。 为此,我们考虑具有带电各向异性物质分布的球对称物体。 我们通过Durgapal(Phys Rev D 27:328,1983)引入的变换将场方程重写为简单形式,然后解析求解这些方程。 对于这些解决方案的物理可接受性,我们绘制了物理量,例如能量密度,各向异性,声速,切向和径向压力。 我们发现所有解决方案均满足所需的物理条件。 结论是,我们所有的结果都简化为带有线性,二次态和多态状态方程的各向异性带电物质分布的情况。
2024-03-25 02:40:32 648KB Open Access
1
本文实例为大家分享了Qt实现苹果状态切换按钮的具体代码,供大家参考,具体内容如下 代码如下 #include "button.h" #include Button::Button(QWidget *parent) : QPushButton(parent) { status = 0; span_length = 0; rl_flag = false; release_flag =true; timeline = new QTimeLine; connect(timeline,SIGNAL(frameChanged(int)),this,SLOT(timeOu
2024-03-22 16:40:22 26KB
1
基于Verilog_HDL的高效状态机设计,描述了有限状态机设计的几种设计方法,分析了影响状态机设计时延、速度和电路综合面积问题,提出了一种高效状态机设计方法
2024-03-21 19:59:47 213KB Verilog_HD
1