本文用Verilog语言实现了汉明码的编码和译码。在介绍汉明码编码和译码原理的基础上,设计出了汉明码的编码器和译码器，写出了基于Verilog实现的源程序,并通过modelsim软件的仿真。
2019-12-21 21:33:04
323KB
1
先产生4位信息码，用伪随机序列产生器；然后用encode编码。为了进行加错先做并串转化，加错时根据输入的另一个伪随机序列的大小决定是否加错。加错后为了方便译码，进行串并转换。再检错译码输出正确的信息码。
2019-12-21 21:16:01
6KB
1
自己修改过后的一个线性分组码，这里是汉明码，有详细的代码注释。另外还有自己做的一个ppt
2019-12-21 21:12:32
1.95MB
1
用Verilog语言编写的对m序列进行汉明码编译码的程序。具体实现为产生m序列后对其进行(7,4)汉明码编码并加错，然后将其纠错译码并输出，详细过程见仿真。
2019-12-21 21:00:54
301KB
1
利用matlab编程实现了对汉明码，格莱码，BCH码，RS码的编码译码（matlab编程实现了对汉明码，格莱码，BCH码，RS码的编码译码）。
2019-12-21 20:45:12
722B
1