用c语言实现的语义分析器，包括实验报告和代码。

自己写的代码和实验报告，模拟了在批处理系统中的作业调度。适于操作系统初学者理解操作系统中的作业调度原理。（希望朋友们先根据要求自己实现代码，然后再参考我的代码。）

该资源包含完整的实验报告，完整的代码，运行无错，简单易懂

1. 深入掌握CPU的工作原理，包括ALU、控制器、寄存器、存储器等部件的工作原理； 2. 熟悉和掌握指令系统的设计方法，并设计简单的指令系统； 3. 理解和掌握小型计算机的工作原理，以系统的方法建立起整机概念； 4. 理解和掌握基于VHDL语言和TEC-CA硬件平台设计模型机的方法。 二、设计要求 　　参考所给的16位实验CPU的设计与实现，体会其整体设计思路，并理解该CPU的工作原理。在此基础上，对该16位的实验CPU（称为参考CPU）进行改造，以设计得到一个8位的CPU。总的要求是将原来16位的数据通路，改成8位的数据通路，总的要求如下： 将原来8位的OP码，改成4位的OP码； 将原来8位的地址码（包含2个操作数），改成4位的地址码（包含2个操作数）。 　　在上述总要求的基础上，对实验CPU的指令系统、ALU、控制器、寄存器、存储器进行相应的改造。具体要求如下： 修改指令格式，将原来指令长为16位的指令格式改成8位的指令长格式； 设计总共16条指令的指令系统。此指令系统可以是参考CPU指令系统的子集，但参考CPU指令系统中A组和B组中的指令至少都要选用2条。此外，常见的算术逻辑运算、跳转等指令要纳入所设计的指令系统； 设计8位的寄存器，每个寄存器有1个输入端口和2个输出端口。寄存器的数量受控于每一个操作数的位数，具体要看指令格式如何设计； 设计8位的ALU，具体要实现哪些功能与指令系统有关。设计时，不直接修改参考CPU的VHDL代码，而是改用类似之前基础实验时设计ALU的方式设计； 设计8位的控制逻辑部件，具体结合指令功能、硬布线逻辑进行修改； 设计8位的地址寄存器IR、程序计数器PC、地址寄存器AR； 设计8位的存储器读写部件。由于改用了8位的数据通路，不能直接采用DEC-CA平台上的2片16位的存储芯片，需要按照基础实验3的方法设计存储器。此种方法不能通过DebugController下载测试指令，因此测试指令如何置入到存储器中是一个难点。设计时，可以考虑简单点地把指令写死在存储器中（可用于验证指令的执行），然后用只读方式读出来；或者考虑在reset的那一节拍里，实现存储器中待测试指令的置入； （可选项）设计8位的数据寄存器DR； （可选项）不直接设计存储器RAM，而是采用DEC-CA平台上的2片16位的存储芯片.在实现了第9个要求的基础上，实现由Debugcontroller置入待测试指令； （可选项）顶层实体，不是由BDF方式画图实现，而是用类似基础实验4（通用寄存器组）中设计顶层实体的方式，用VHDL语言来实现。 （可选项）自己设想 　　利用设计好的指令系统，编写汇编代码，以便测试所有设计的指令及指令涉及的相关功能。设计好测试用的汇编代码后，然后利用Quartus II软件附带的DebugController编写汇编编译规则。接着，利用DebugController软件把汇编编译之后的二进制代码置入到所采用的存储器中，并对设计好的8位CPU进行测试。

报告+实验代码+截图+心得 完整实验报告

1.针对群文件中的项目（SMBMS.rar），进行基于SSM框架的改造 2.说明： （1）主要涉及的功能有：登录、注销、查询用户列表、增加用户、用户修改、用户查看、文件上传。 （2）具体思路和方法参考第9、10和11章的相关内容 但是该项目的一个俩不足点是：①注销还未完成 ②查询用户列表时有些问题，算是完成了80%吧。只是希望给大家提供一些思路和代码

2016级山东大学软件工程数据科学导论崔院长实验课，包含实验一，二，五，六，七，九

数据挖掘的实验报告，共含五个实验，有具体的实验代码以及截图，自带实验感想。五个实验分别为数据预处理、数据立方体与联机分析处理构建、应用 Apriori 算法挖掘频繁项集、贝叶斯决策分类算法、k-均值聚类算法。原下载资源需要的积分太多啦（43分），为了方便大家下载重传了一下，大家愉快的下载吧！

（1）消息的创建，发送和接收。 ① 使用系统调用msgget (), msgsnd (), msgrev (), 及msgctl () 编制一长度为1k的消息的发送和接收程序。 （2）共享存储区的创建、附接和段接。 使用系统调用shmget(),shmat(),sgmdt(),shmctl(),编制一个与上述功能相同的程序。

北邮通信网四次试验中的floyd算法实验报告，其中包含代码，可在Matlab中运行