---基于verilog语言的DES时序加密算法及UART串口通信,其中包含源代码、仿真文件,加密正确性及串口传输正确性已通过验证----
2021-07-23 16:46:05 18.48MB verilog DES 串口通信
1
对于EDA,基于Verilog 有关蜂鸣器的实验,今天我们就说一下直接利用程序,不利用RAM的方式来实现蜂鸣器乐曲。 ①首先我们要知道不同的do、ri、mi、fa、so、la、xi对应的分频系数,由此产生不同的音调。在程序中我们设置一个分频计数器,用来记录当前要发出音调的分频系数。 这里有一张图有对应的讲解,我在网上搜索到的。
2021-07-19 16:12:31 1.97MB EDA
1
此设计是采用VERILOG代码设计,可用于任何FPGA开发板,此程序为西安邮电学院课程设计报告,已经过严格测试。
2021-07-17 11:40:45 5KB verilog FPGA
1
基于Verilog的数码管控制.rar
2021-07-17 11:04:26 422KB verilog
1
文本打开.v文件,复制到工程中测试
2021-07-15 21:04:02 628B Verilog 投票表决 FPGA
1
文本打开.v文件,复制到工程中测试
2021-07-15 21:04:01 6KB Verilog 交通灯
1
基于Verilog的多功能电子表,文本打开.v文件,配置引脚后测试
2021-07-15 21:04:01 9KB fpga/cpld Verilog 多功能电子表
1
资源为基于verilog的定时时钟代码,有定时和闹钟功能。
2021-07-08 22:33:20 573B VERILOG 时钟
1
基于VERILOG的QEP正交信号采集,亲测可用
2021-07-06 21:02:57 4KB FPGA
1
基于Verilog HDL的CAN代码实现
2021-07-06 12:01:45 1.64MB FPGA
1