此课程设计是关于EDA的课程设计，侧重点是利用VHDL语言设计一个四人抢答器，而且附录部分还有设计的逻辑电路图，以及99倒时计数器的VHDL和逻辑电路图的设计部分
2020-01-03 11:16:05
1.07MB
1
为了加深对数字电子技术课程理论知识的理解，有效地提高动手能力，独立分析问题、解决问题能力，协调能力和创造性思维能力，树立严谨的科学作风，培养综合运用理论知识解决实际问题的能力。
2019-12-21 21:03:01
827KB
1
四路抢答器的仿真文件。复位后计时器开始工作，可以抢答，抢答后计时停止，如果时间到仍未有人抢答则蜂鸣器响，知道电路被复位。上电会自动复位
2019-12-21 20:56:30
511KB
1
课程设计主要是配合《模拟电子技术》和《数字电子技术》理论课程而设置的一门实践性课程，起到巩固所学知识，加强综合能力，培养电路设计能力，提高实验技术，启发创新思想的效果。
2019-12-21 20:56:01
1.72MB
1
数字逻辑课程设计之四路抢答器的DSN源文件，包括抢答电路，计分电路，倒计时电路，抢答犯规电路，复位电路，注释清晰清晰明了
2019-12-21 20:44:35
234KB
1