ldpc译码，比特翻转译码，硬判决。需要更好的方法，实现更简单/

电气与PLC控制技术

（2,1,7）归零卷积码的维特比译码算法的matlab实现

分别为AWGN信道模型下BPSK调制的程序；AWGN信道模型下BPSK调制LDPC编码的程序；AWGN信道模型下BPSK调制、采用具有不同列重的构造矩阵进行LDPC编码的程序；AWGN信道模型下BPSK调制、采用不同的迭代译码次数进行LDPC编码的程序。

RS信道编译码的仿真和实验报告，matlab2021a测试。 在理解RS码编译码原理的基础上使用Matlab或VC进行编程，首先产生一段随机序列，即原始的发送比特流，然后对该信号进行RS编码、BPSK映射、加噪、解映射及RS译码，得到恢复的数据。 通过该课程设计，深刻理解高阶域、RS码构造、RS编译码等相关概念和算法。

设计一种以单片机AT89C51为核心的数字频率计，介绍了单片机、数字译码和显示单元的组成及工作原理。测量时，将被测输入信号送给单片机，通过程序控制计数，结果送译码器74- LS145与移位寄存器74LS164，驱动LED数码管显示频率值。通过测量结果对比，分析了测量误差的来源，提出了减小误差应采取的措施。频率计具有电路结构简单、成本低、测量方便、精度较高等特点，适合测量低频信号。

资源包含文件：课程报告word+源码 对于双工信道，每端都需要一个完整的编/译码系统，为这样的信息收发站写一个哈夫曼码的编译码系统 。详细介绍参考：https://blog.csdn.net/newlw/article/details/124092063

基于C54XDSP的viterbi译码技术

为了提高准循环低密度奇偶校验(QC-LDPC)译码器的吞吐率、迭代译码收敛速度和资源利用率，本文针对QC-LDPC码校验矩阵的结构特性设计一种层间流水线结构译码器。该译码器对译码策略和校验节点更新结构进行优化，克服了传统分层译码并行所带来的数据冲突问题；各分层之间的迭代译码非串行进行，校验节点和变量节点可并行计算，有效地提高译码器的资源利用率；校验节点更新的结构在不增加运算复杂度的情况下消耗时间更短，分层最小和算法加快了迭代译码的收敛速度，压缩了单次迭代所需时间。本文以WIMAX标准(2304，1152)QC-LDPC码为例，以现场可编程门阵列(FPGA)作为实现平台，仿真并实现了基于最小和算法的QC-LDPC译码器。结果表明，当译码器工作频率为200 MHz、迭代次数为10次时，吞吐量可达到1 Gbit/s。

% 脚本计算对BPSK调制在误码率瑞利衰落信道与Alamouti空间时间块编码STBC % 两个传输天线,两个接收天线