（1）利用硬件描述语言设计分频器模块和七段显示码模块；
（2）学习数码管驱动芯片74HC595的时序，请同学根据时序写出VHDL代码；
（3）设计数据产生模块，每秒输出数字加1；
（4）设计顶层文件，驱动数码管模块，使（3）产生数据显示在数码管上。
2019-12-21 21:49:39
809KB
1
本例程是基于FPGA和Verilog语言的LCD1602的时钟显示和汉字显示，需要用到取模软件，个人用的是8x8LED点阵字库。8x8LED点阵字库软件
https://pan.baidu.com/s/1PIMwyp8yoeGpSHsYkixYgA 提取码：lgzp
2019-12-21 21:44:40
4.96MB
1
设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过程中也要无条件地进行清零操作。
设置启/停开关。当按下启/停开关后，将启动秒表输出，当再按一下启/停开关时，将终止秒表的输出。
采用结构化设计风格描述，即先设计一个10分频电路，再用此电路构建秒表电路。
2019-12-21 21:42:10
1KB
1
所有资源已经打包上传，很好的学习资料。
基于FPGA的分频器设计
1）系统时钟1MHz；
2）要求能产生2分频～16分频信号，分频系数步进值为1；
3）“分频系数置数”按钮每按一次，分频系数增加1，增加到16后如果再次按下“分频系数置数”按钮，分频系数回归到2；置数结束后，按下“启动”按钮，系统按照指定的分频系数生成分频信号；
4）n分频后，“1”电平持续的时间要求1～n-1可调，步进值1；
5）“占空系数置数”按钮每按一次，“1”电平持续时间增加1，增加到n-1后如果再次按下“分频系数置数”按钮，“1”电平持续时间回归到1；再按下“启动”按钮后，系统按照指定的“1”电平持续时间生成分频信号；
2019-12-21 21:02:56
2.81MB
1
设计一个能对2MHZ 以下的脉冲信号进行分频的器件。分频系数由STAR ES598PCI单板开发机的小键盘输入。由LED显示分频系数
2019-12-21 20:03:22
84KB
1