eda技术verilog ： 主要讲解verilog vhdl 语言的语法，的结构。可以用于开发相应的硬件结构，这是课间件。

find的例子 * Part IIverilog文件的读写 matlab和verilog文件的读写 Part Imatlab文件的读写 matlab读写文件的过程 * matlab 文件的打开和关闭 二进制文件.bin的读写 文本文件.txt的读写 读写的定位 *MAT文件的读写 几个有用的函数 * 文件的打开 fopen函数 调用格式 fid=fopen(文件名打开方式) fid存储文件句柄值>

参照网络上“特权同学 Verilog边码边学 129 自动售贩机状态机设计”，进行了修改完善，增加找零的操作过程，优化状态算法过程，并进行仿真验证了改善后的设计结果。通过此项目可以更进一步了解verilog状态机的设计方法、verilog语言中阻塞赋值(=)与非阻塞赋值(<=)以及测试代码中task的使用等相关知识的实际应用。

1.领域：FPGA，CNN卷积神经网络 2.内容：题目，vivado2019.2平台中通过verilog实现CNN卷积神经网络包括卷积层,最大化池化层以及ReLU激活层+操作视频 3.用处：用于CNN卷积神经网络算法编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。

MIPS单周期CPU，实现24+4条指令 可直接在vivado中运行

该书为verilog大师级人物的著作，相信对verilog的初学者和工程技术人员有很大帮助!

8-3优先编码器verilog语言设计源文件及8-3优先编码器约束文件module encoder_pri_8(x,y)

数电实验，自动售货机，保护全部的工程文件，如果需要自动下载。

uart_tx模块由单脉冲信号send_go使能，将data[7:0]读入uart_tx模块，发送完成后，输出单脉冲tx_done。总之完成了一个串口发送模块。可以参考我的文章https://blog.csdn.net/lgk1996/article/details/124523461?spm=1001.2014.3001.5502 环境：vivado + verilog

1.领域：FPGA，图像中值滤波,sobel边缘提取,腐蚀以及形态学扩展 2.内容：vivado2019.2平台用纯verilog开发的基于FPGA的图像处理,包括图像中值滤波,sobel边缘提取,腐蚀以及形态学扩展四个功能模块 3.用处：用于图像中值滤波,sobel边缘提取,腐蚀以及形态学扩展算法编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。