使用Quartus II开发、基于VHDL语言实现的电子时钟，在睿智四代AX4010板子上进行验证。实现的功能有：时分秒显示、重置、按键消抖、整点报时。
补充说明：
1.代码可能还不完善，供参考学习使用。
2.顶层连线图中部分连线是采用了“隔空连线”的方法，就是右键管脚直接绑定，这样可以使顶层图连线尽可能少，以减少线的交叉。所以需要读懂每个接口的输入输出。
2021-02-23 14:46:04
505KB
1
一个基于AX4010黑金开发板的电子钟，使用VHDL语言编写。各个模块分别写好后生成了对应元件，用block图连接，顶层文件为scan_test.block
2021-02-23 14:21:40
7MB
1
基于AT89C51、DHT11传感器、LCD、蜂鸣器设计的数字电子钟，通过按键初始化当前时刻和闹钟，并显示年月日星期时分秒、温湿度显示、整点报时、闹钟、播放音乐（小星星）、记忆时刻，内容包括：Proteus工程和Keil代码，供大家学习和参考。
2021-02-22 14:32:44
94KB
1
四位（时、分）数码管显示数字钟，使用74160（或74161）
对应的实验报告
https://download.csdn.net/download/QianYuanXiMo/15382135
2021-02-20 19:03:36
651KB
1
（1）具有"秒"、"分"、"时"计时的功能，小时计数器按 24 小时制计时。
（2）具有校时的功能，能够对"分"和"小时"进行调整。
（3）扩展：闹钟系统和数字万年历系统。
2021-02-19 15:37:10
1.32MB
1
安徽工程大学数字逻辑课程设计数字显示电子钟三，2020年原创。设计和要求：
设计一个能显示分、时并有闹钟的数字电子钟逻辑电路，要求如下：
(1)由石英多谐振荡器和分频器产生1/60Hz标准分脉冲。
(2)计时电路为“分电路”和“时电路”，“闹铃电路”只设计“时电路”。
(3) “分电路”为00—59的六十进制计数、译码、显示电路。
(4) “时电路”为00—23的二十四进制计数、译码、显示电路。
(5)计时时间和闹铃时间均可校正，校正时钟为单次脉冲。
设定的闹钟时间到达时，电路有持续30秒的有间断的声响提示，声响频率约为1000Hz。内含课程设计报告及仿真文件
2021-02-09 16:05:35
844KB