采用Verilog HDL语言作为硬件功能的描述，运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器，并结合现场可编程门阵列(FPGA)的特点，实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能，而且电路简单，工作稳定、可靠，可以将其灵活地嵌入到各个通信系统中。
2021-06-30 10:53:26
326KB
1
本资源包含异步FIFO设计的全部文件：7个可综合.v文件、1个testbench文件以及一张测试用例的仿真图片（读写同时进行）。相关说明见两篇博客——可综合的异步FIFO设计。其中，包含了完整的设计思路，算法推演、详细的测试用例以及异步fifo的注意事项。
2021-06-29 14:54:46
176KB
1
利用Matlab建立异步电动机恒压频比变频调速仿真模型，通过控制PWM调制波的幅值和频率，达到控制电机输入端电压幅值、频率的目的，并利用PI调节器构建转速闭环控制，调整PI控制器参数，最终得到系统的闭环控制模型，给电机负载转矩以扰动，观察转速曲线得出结论。
2021-06-28 09:41:56
218KB
1