Intel公司DE1板子使用说明,包含DE1板子的配置引脚等说明,同时还有多个单元的演示练习来帮助学习和理解DE1板子
2023-02-21 15:14:55 7.6MB FPGA DE1
1
FPGA的例程,基于verilog的VGA简单接口驱动,很有帮助
2023-02-21 10:20:11 1.55MB FPGA verilog
1
该文件包和“”F3--FPGA读写EEPROM实例2022-12-12“对应,其中eep_picture文件中存放了很多文章用到的素材图片,“AT24C04C-AT24C08C-I2C-Compatible-Two-Wire-Serial-EEPROM-4-Kbit-8-Kbit-20006127A”是本例用到的ATMEL的eeprom的芯片手册,CH14IICRT.zip是本例的vivado工程文件,UM10204.pdf是IIC官方协议手册;M24C64-RDW6TP.pdf是ST的一款EEPROM芯片,请结合文章F3--FPGA读写EEPROM实例2022-12-12一起学习。
2023-02-21 10:17:37 102.12MB FPGA xilinx EEPROM IIC
1
数字时钟-纯数据电路搭建-原理图PCB源文件
2023-02-20 18:31:01 43KB 数字时钟
1
帧同步算法通过检测帧头信息,使接收机从接收数据流中提取帧起始时刻和初始频偏,以引导解调环路恢复出有效数据。本文首先简要介绍了基于相关的经典帧同步算法原理,然后分析了信道环境对相关性能的影响,最后详细描述了一种经过改进的精确帧同步算法及其FPGA实现结果。该算法综合采用了分段本地相关、分段延迟相关和动态检测门限,有效解决了在大频偏和强噪声环境下的捕获虚(漏)警问题,并通过过采样和平滑提高了帧起始时刻与初始频偏的捕获精度,使解调环路锁定更快。测试表明,该算法复杂度适中,在低信噪比、高频偏环境下也具有优异性能,适合应用于卫星通信接收机。
2023-02-20 08:30:01 12.48MB 帧同步; 相关; FPGA; 卫星通信接收机
1
DDR2控制和FPGA实现,某人论文,值得借鉴
2023-02-20 06:19:49 3.17MB DDR2 FPGA实现
1
编写一个可通过串口修改时间的简易数字钟 1. 使用数码管显示时分秒 2. 能够接收串口发送过来的设置时间的信息,并修改时间 3. 能够将当前时间值通过串口以1秒一次的速率发送到电脑
2023-02-19 22:32:09 99KB fpga
1
AD7606的FPGA驱动工程,包括数据采集;发的是网盘链接,若链接失效可留言或私信提醒我更新链接;
2023-02-19 16:51:47 114B AD7606 FPGA
1
Verilog入门教程,《通信 IC 设计》 样稿节选 作者:李庆华
2023-02-19 16:32:06 7.69MB Verilog FPGA
1
本设计分享的是工业通信双驱动器/接收器树莓派RS232板原理图/PCB源文件,供网友下载学习。树莓派 RS232板v1.0是工业设备的标准通信端口。该模块基于MAX3232,它是一个双驱动器/接收器,包括电容电压发生器,用于从单个电源提供TIA / EIA-232-F电压电平5 V电源。该树莓派RS232通信端口板集成了DB9连接器(母头),可连接各种设备与RS232接口。RS232接头也可以方便您的连接和调试。工业通信双驱动器/接收器 树莓派 RS232板实物截图: 工业双驱动器/接收器树莓派RS232板特点: 低电源电流:300μA 保证数据速率:120kbps 符合EIA / TIA-232规格低至3.0V 引脚兼容行业标准MAX232 保证压摆率:6V /μs LED指示灯 DB9连接器(母座) 工业双驱动器/接收器树莓派RS232板硬件安装(Raspberry Pi&USB串行COM端口线) 运行串行端口助手,并按如下所示进行设置 与Raspberry Pi成功通信
2023-02-19 14:57:00 483KB 驱动器 接收器 工业通信 电路方案
1