介绍了一种2.4 GHz的低噪声亚采样锁相环。环路锁定是利用亚采样鉴相器对压控振荡器的输出进行采样。不同于传统电荷泵锁相环，由于在锁定状态下没有分频器的作用，由鉴相器和电荷泵所产生的带内噪声不会被放大N2 倍，从而会使锁相环的带内噪声极大程度地减小。在输出电压摆幅相同的情况下，压控振荡器采用NMOSPMOS互补结构降低了锁相环的功耗。锁相环的设计在TSMC 180 nm CMOS工艺下完成，在1.8 V的供电电压下，锁相环功耗为7.2 mW。在偏移载波频率200 kHz处，环路的带内噪声为-124 dBc/Hz。

为了降低高效视频编码(HEVC)帧内编码复杂度,提出一种HEVC帧内快速编码算法。根据视频图像的纹理复杂性,提前跳过或者中止部分尺寸的编码单元(CU)的划分,减少CU深度遍历区间;同时,根据粗选过程后预测模式和代价值的统计特性采用阈值法或者梯度模式直方图法进一步筛选掉粗选后可能性较小的预测模式,从而减少最后进行率失真(RD)代价计算的帧内预测模式数量,进一步降低编码复杂度。实验结果表明,本文算法与HEVC原始平台相比,在全I帧编码模式下编码时间平均减少42.20%,码率(BR)上升约1.75%,峰值信噪比(PSNR)降低了0.108dB,有利于实时应用。

使用软阈值、硬阈值和低通滤波的方法对图像去噪，并求信噪比和均方根误差评价效果

2.2、三阶高通滤波器 图11.4 用单位增益放大器构成的单反馈三阶高通滤波器 （１）电路图

设计了一种全差分动态比较器。比较器是前置放大器与动态锁存器组成的开关电容电路。在四相互不交叠时钟控制下，前置放大器完成对输入信号采样、放大，高增益提高了比较器的精度，采用正反馈结构提高了比较器的速度。文中分析了引起失调的原因，结合版图给出了减小失调的方法。分析和模拟结果表明比较器输入动态范围为2V，失调电压降低到3.5mV，达到了8 bit 精度要求，同时实现了0.48mW的功耗。

Matlab代码verilog LDPC_解码器 低密度奇偶校验解码器 这是我为ECEN 654最终项目开发的LDPC解码器。 它目前隐含速率为0.5的代码，但几乎已完全参数化，因此它只需很小的变化即可生成任意H矩阵的解码器。 它由MATLAB仿真组成，用于验证算法并生成Verilog实现的测试数据。 顶级Verilog模块由script_LDPC_v生成，该脚本调用verigen，后者使用打印语句生成LDPC.v。 Verilog生成文件没有经过重构，因此非常麻烦，但是其余的MATLAB仿真文件经过了优化，即使对于高SNR值，也可以快速评估变化。

针对目前电子货架标签存在功耗大、实用性差等缺点，提出了一种基于蓝牙4.0的低功耗电子货架标签设计方案。电子货架标签设计中采用集微控制器和射频于一体的CC2540为主控芯片，以电子纸为显示器并通过软硬件低功耗设计和工作模式的控制降低系统功耗，实现数据收发、电子纸显示和电量检测等功能。测试结果表明，该电子货架标签无线传输安全可靠，具有低功耗、低成本、易于使用等优点，具有良好的市场应用前景。

谐振 LC 传感器技术用于运动检测已有数年，包括流量计量以及其它低速转动检测系统等。几乎在所有情况下，推动上述传感器设计发展的共同主线都是低功耗解决方案的需求，它通常为电池供电设备的低功耗解决方案。通过模拟测量组件与独立于主 CPU 工作的状态机处理接口相结合，本文以德州仪器 (TI) 的 MSP430FW42x 系列16位MCU为例，给出超低功耗运动检测系统解决方案的清晰说明。  　　图 1 显示了简易旋转运动检测系统的实施。除了微控制器与显示器之外，还显示了二通道谐振 LC 传感器的配置。单一传感器仅可用于转动检测，添加了第二个传感器后，就还可提供方向信息。 图 1 MSP430F

稀疏码多址接入（sparse code multiple access，SCMA）是第五代无线通信网络的一种竞争性的非正交多址技术。针对上行SCMA系统译码复杂度高的问题，提出一种基于节点剩余度的动态消息调度算法（residual MPA，RMPA）。在每一轮迭代更新中，动态选择具有最大剩余度的消息首先进行更新，不仅保证了最不可靠的消息首先更新，同时也加快了译码的收敛。仿真结果表明，所提出的算法性能优于基于串行策略的MPA，且能在译码性能和复杂度之间保持很好的平衡。

本文采用套筒式级联增益自举电路，设计了一种用于高速、高分辨率ADC的CMOS全差分运算放大器，达到了高增益、低功耗的设计目标。