搜索【verilog/verilog-a】的结果

bch_dec_enc_dcd.zip_BCH verilog_Verilog bch_bch verilog_bch 译码_

关于BCH的编码器和译码器，可实现16位，32位，64位，128位的编码和译码纠错，2位纠错，Verilog实现

2023-04-16 17:25:15 1.05MB bch_verilog verilog_bch bch__verilog bch_译码

fpgaPCI.rar_FPGA PCI 源代码_PCI verilog_pci verilog_verilog fpga p

fpga开发pci的verilog，不可多得的源代码。

2022-12-21 15:09:57 409KB fpga_pci_源代码 pci_verilog pci__verilog verilog_fpga_pci

verilog定时器_定时器_verilog_verilog定时器_verilog定时_doingmco_

定时器，可以完成倒计时，分别由时分秒的倒计时，可以在随意时间按下按键停止计时。

2022-11-08 16:44:34 14KB 定时器 verilog verilog定时器 verilog定时

1

source_万年历verilog_verilog_数字钟+万年历_万年历_

verilog实现的数字钟+万年历，可以整点报时、调整时和分，秒可以清零，按键切换显示状态，可以显示年月日，也可以显示星期。

2022-11-04 20:29:07 50KB 万年历verilog verilog 数字钟+万年历 万年历

1

JPEG解码器的硬件语言描述，主要的描述语言是verilog,用硬件结构实现了解码功能。

2022-10-31 19:52:55 195KB jpeg解码_verilog jpeg_verilog_解码 jpeg解码verilog verilog

1

jiaoyan.zip_CRC16_CRC16 verilog_crc16校验verilog_verilog编写crc

Verilog编写的crc16校验程序，为大家通信校验提供一种可靠的方法

2022-10-21 21:46:47 343KB crc16 crc16_verilog crc16校验verilog verilog编写crc

1

SPWM.rar_FPGA SPWM_fpga spwm_fpga 毕设_spwm fpga verilog_verilog毕

FPGA上用verilog写的SPWM控制程序，完美运行！自由调试，毕设内容，十分宝贵

2022-10-18 18:19:28 1.48MB fpga__spwm fpga_spwm fpga_毕设 spwm_fpga_verilog

IIR.rar_iir_iir filter verilog_iir verilog_verilog IIR

使用verilog语言描述的二阶巴特沃斯IIR滤波器，程序中有参数说明，已经运行通过

2022-09-30 17:18:07 909B iir iir_filter_verilog iir_verilog verilog_iir

IIC.zip_IIC_iic ram_iic verilog_verilog iic

Verilog IIC程序，RAM接口，方便调试，一主多从

2022-09-23 22:00:41 1KB iic iic__ram iic_verilog verilog_iic

uart.rar_DE2 UART_UART VHDL_uart verilog_verilog Uart

verilog VHDL实现的DE2 uart

2022-09-21 13:01:21 495KB de2_uart uart_vhdl uart_verilog verilog_uart