Virtex®-5设备是通过将特定于应用程序的配置数据(位流)加载到内部内存来配置的。由于Xilinx FPGA配置内存是易失性的，所以必须在每次充电时对其进行配置。位流通过特殊配置的引脚加载到设备中。这些配置插脚作为许多不同配置模式的接口:
2023-03-09 17:46:03
1.61MB
1
Virtex-5用户指南，用中文详细描述了Virtex-5器件内部模块资源，易于刚接触Xilinx器件的开发者阅读参考
2022-10-15 15:56:55
7.7MB
1
每个 Virtex-5 器件有 32 条全局时钟线，它们可以对整个器件上的所有顺序资源 （CLB、
Block RAM、CMT 和 I/O）进行时钟控制，并且还可以驱动逻辑信号。可以将这 32 条全局
时钟线中的任何十条用于任意区域。全局时钟线仅由一个全局时钟缓冲器驱动，该全局时
钟缓冲器还可用作时钟使能电路或无毛刺信号的多路复用器。它可以在两个时钟源之间进
行选择，还可以切离其中一个失效的时钟源。
2022-07-31 21:15:11
7.67MB
1
支持Xilinx V5 XC5VFX130T型FPGA的配置测试板卡的原理图。
该测试板支持Xilinx V5器件的7种配置模式：JTAG、主\被动串行（Master\Slave serial）、主\被动并行（Master\Salve SelectMAP）、串行外设存储SPI、并行外设存储BPI 7种配置模式；
采用VHDCI68端子将大多数IO管脚引出，支持利用NI数据采集系统及PXI终端进行系统级开发；
通过LED灯、2.54双排插针满足一般功能用户电路的配置调试。
2021-11-16 10:09:38
4.99MB
1
赛林思公司V5 FPGA芯片GTP收发器设计用户手册
2021-10-12 23:07:46
7.22MB
1
为降低成本，提高设计灵活性，提出一种基于FPGA的1553B总线接口方案；采用自顶向下的设计方法，在分析1553B总线接口工作原理和响应流程的基础上，完成了接口方案各FPGA功能模块设计；对关键模块编写VHDL代码，并采用Active⁃HDL软件进行了仿真；以Virtex⁃5 FPGA 开发板和PC机为验证平台，在FPGA中分别模拟BC与RT，在PC机指令下进行了BC与RT功能模块间的收发测试，结果表明系统能在协议规定的1 MHz数据率下稳定运行；同时，为提升接口性能，采用光纤代替传统电缆传输介质，利用FPGA内嵌RocketIO内核进行了传统1553协议数据的光纤传输，速率可达3 Gb/s以上。
2021-08-24 16:40:38
104KB
1
Virtex-5 xilinx V5 用户指南 官方中文版 user guider
该文档为官方中文版 详细介绍了V5的内部资源结构
2021-07-30 17:57:29
6.95MB
1
希望对你有用！
[ 本帖最后由 cheng520so 于 2009-3-3 18:17 编辑 ]
强烈推荐
ml50x原理图.pdf
885.41 KB, 下载次数: 1495 , 下载积分: 资产 -2 信元, 下载支出 2 信元
PCB_ML505_110306.part1.rar
3.81 MB, 下载次数: 1943 , 下载积分: 资产 -2 信元, 下载支出 2 信元
PCB_ML505_110306.part2.rar
859 KB, 下载次数: 1169 , 下载积分: 资产 -2 信元, 下载支出 2 信元
2021-07-24 08:24:05
5.1MB
1