内容概要：HDL编码器兼容的自动阈值算法Simulink模型 此示例演示如何使用Vision HDL工具箱创建与HDL编码器兼容的自动阈值算法Simulink模型。大津的方法是众所周知的自动阈值算法，它选择阈值以最小化阈值黑白像素的组内方差。MATLAB和图像处理工具箱提供了一些使用大津方法的函数，但HDL编码器不支持这些函数。因此，这个例子可以用来学习如何使用Simulink和Vision HDL工具箱在Simulink中创建自动阈值算法   适用人群：Matlab编程人员或者相关研究人员 关键词：Matlab、算法、源代码

可以产生最基本的三角波，正弦波，方波信号，比较简单

用于Xilinx:registered:FPGA板的HDL Coder:trade_mark:支持包使FPGA统包式工作流程能够对受支持的Xilinx FPGA进行编程。 FPGA统包式工作流程可帮助您将算法I / O映射到板载接口，生成HDL代码并合成所生成的代码。 HDL Coder还提供与XilinxVivado:registered:或Xilinx ISE的集成，以将生成的代码合成为比特流，您可以将其直接下载到Xilinx FPGA开发板上。 该支持包对R2013b及更高版本有效。

该模块为具有 1k 像素和 2 抽头的 DALSA Spyder 3 相机（型号 S3-20-01k40）提供 Camera Link 像素流解码。 它旨在使用 HDL Coder 生成代码，并在 Artix 7 FPGA 上使用 Xilinx Vivado 进行了测试。 该块以一个行周期的延迟输出相机行。 这是因为像素没有按顺序到达并且必须被缓冲。 line_valid 输出上的高电平表示有效行数据。

移位型计数器包括环形计数器以及扭环计数器，原理差不多，几乎相同，但又各自有各自的精彩之处。本资源包括二者的Verilog HDL设计代码以及文档分析。

FPGA数字跑表设计，内附项目设计分析报告+Verilog HDL代码+仿真结果，可直接烧写于FPGA中，适用于FPGA的初学者使用！

多级流水线结构，是一种并行的方式，将相邻的两个部分的结果再加到最终的输出乘积上，即排列成一个二叉树形式的结构。

16路DS18B20的verilog HDL 代码

基于Zynq7020的Uart和PWM的Verilog HDL代码， 实测串口部分可以按照串口协议完成数据收发，PWM占空比可调。

在这个教程中，首先给出一个基于MATLAB的脉冲检测算法，该算法使用一个匹配滤波器从接收信号 中检测一个已知的波形，并且获取波形的峰值。该算法普遍应用于雷达或者无线通信系统中。