搜索【DDS设计】的结果

基于FPGA 的直接数字频率合成信号发生器(DDS)设计

直接数字频率合成信号发生器(DDS)设计

2023-04-12 18:11:33 204KB AD9851; FPGA

1

基于FPGA的并行DDS设计

自己手敲的8并行DDS设计实现。

2023-04-12 18:07:10 4KB fpga 数字信号处理 verilog

1

基于FPGA的DDS设计.zip

基于FPGA的DDS设计

2022-05-11 16:03:16 6.03MB DDS fpga verilog 直接数字波形合成器

1

基于FPGA的传统DDS方法优化设计

　本文通过构建流水线累加器和基于镜像算法的ROM来优化DDS传统设计方法，给出了详细的设计过程，并进行了仿真以验证其可行性。经实验测试，在ISE环境下选取同一种器件，采用优化后的DDS设计方法，不仅提高了工作频率，而且占用的资源比采用传统DDS方法减少了近50%。

2022-01-16 17:12:05 76KB FPGA DDS设计 ROM 单片机

1

南京理工大学DDS设计实验

基于verilog的DDS实验代码南京理工大学DDS实验。

2021-11-08 22:30:19 6KB verilog

1

2021-10-06 11:08:42 424KB 文档

基于fpga的DDS设计工程（VHDL源代码）

直接就可以在试验箱运行的文件，引脚都分配好了，大家赶快下载啊！

2021-09-10 10:37:33 674KB VHDLDDS

1

基于fpga的dds设计

运用quartus的dds技术来实现ask、fsk、psk以及fm

2021-08-18 19:28:30 1.26MB FPGA quartus dds

1

基于FPGA的DDS设计.pdf

2021-07-13 19:04:06 234KB FPGA 硬件技术 硬件开发 参考文献

基于DSP Builder的低功耗DDS设计及FPGA实现.pdf

2021-07-13 18:08:26 297KB FPGA 硬件技术 硬件开发 参考文献