直接存储器访问(AXIDMA)内核是一个软XilinxIP内核，可与Xilinx Vivado DesignSuite一起使用。AXI DMA在内存和AXI4‑Stream目标外设之间提供高带宽直接内存访问。其可选的分散/收集功能还可以从中央处理器(CPU)卸载数据移动任务。
2022-04-17 13:07:00
5.61MB
1
Zynq AXIS：完整的DMA系统
此存储库包含使用Xilinx的Zynq FPGA建立基于DMA的项目所需的所有组件。 首先，有一个称为AXIS的硬件模块，可连接到高性能AXI接口端口。 其次，有一个Linux UIO驱动程序，可将低级AXIS控制硬件公开给Linux用户空间。 第三是一个用户空间库，该库具有低级驱动程序界面，并为用户提供了更易于应用的界面。 最后，有一些示例应用程序来演示上述组件的用法。
硬件
HDL代码与Xilinx Vivado项目目录分开保存在hdl目录中，从而使在项目之间共享代码以及根据需要升级Xilinx工具版本变得更加容易。
要合成比特流文件，必须安装并获取Vivado工具，然后只需从此回购根目录运行“ syn-proj”脚本。
./syn-proj
如果syn目录中有多个Xilinx项目，则将项目名称作为参数传递到syn-proj脚本中进行选择。
2022-02-16 18:10:25
60KB
1
用Vivado IPI搭建的Zynq-7000 PS到PL通信过程，使用了AXI-ACP接口，利用AXI-DMA IP实现直接读写DDR的过程，软件可以配置传输尺寸，与AXI-HP不同的是，这个工程由硬件（PS的SCU单元）实现Cache一致性协议，因此软件方面得以简化。
2021-10-27 22:16:11
32.39MB
1
此资源是我的博客下，《ZYNQ7000平台 - Linux环境下pl-ps使用AXI-DMA进行数据传输》文章对应的所有工程，可以按照此博客进行简单的测试和学习
2021-08-28 18:01:45
52.03MB
1
这是米客团队的xilinx ZYNC系列fpga的入门资料，接近1200页，很全面。为方面跟我一样（积分不是很多的人）的人学习，特将资源分设置得很低。
2021-08-18 15:47:16
65.88MB
1
用Vivado IPI搭建的Zynq-7000 PS到PL通信过程，使用了AXI-HP接口，利用AXI-DMA IP实现直接读写DDR的过程，软件可以配置传输尺寸，并实现Cache一致性协议。
2021-06-17 14:57:44
32.44MB
1
1、Xilinx PG021_AXI_DMA英文文档翻译。
2、AXI_DMA V7.1 LogiCORE IP Product GUide
3、提供三份文档：1、PG021官方英文文档；2、PG021 AXI DMA 中文翻译WORD版本；3、PG021 AXI DMA中文翻译PDF版本
2021-04-21 14:40:56
4.13MB
1
工程适配vivado2017， 主要目的是测试官方IP核AXIDMA模块的SG模式。配套的硬件设备是xilinx的AX7015系列
2021-02-07 19:04:47
48.73MB
1
此压缩包内含测试AXI DMA的Vivado工程、XSDK FSBL Project和Application Project（包含测试代码）。
2019-12-21 20:33:13
23.87MB
1