2022华为杯数学建模B题——方形件批优化问题
2024-06-18 20:14:32 1.47MB 数学建模
1
一. 实验目的:通过学习简单的指令系统及其各指令的操作流程,用 Verilog HDL 语言实 现简单的处理器模块,并通过调用存储器模块,将处理器模块和存储器模块连接形成简 化的计算机核心部件成的系统。 二. 实验内容 1. 底层用 Verilog HDL 语言实现简单的处理器模块设计。 2. 调用存储器模块设计 64×8 的存储器模块。 3. 顶层用原理图方式将简单的处理器模块和存储器模块连接形成简单的计算机核心 部件成的系统。 4. 将指令序列存入存储器,然后分析指令执行流程。
1
基于cc2530的zigbee无线自网模板,适用于IAR7.51及以上版本。
2024-06-12 15:12:05 32.52MB ZIGBEE
1
(软件和该案例)Cisco Packet Tracer 6.1sv
2024-06-11 18:50:54 199.05MB 网络 网络
1
头歌实验:MIPS单周期CPU设计(24条指令)(HUST)1-4关源码
2024-06-08 12:57:07 396KB cpu
1
1.1.1 设计任务 通过cache对映射机制的工作原理和逻辑功能的理解,运用logisim仿真cache的映射机制和实现cache基本功能的控制器电路。 1.1.2 功能要求 运用SROM或存储器实现能支持cache基本功能时钟控制电路设计与调试。模拟cache直接映射。实现原数据与cache现有数据的比较及更新,实现多行的输出。采用logisim软件设计仿真和调试完成。 1.2 总体设计 1.2.1 总体设计原理 cache的原理机制。由于主存的取存速度较慢,通过cache高速的取存速度提高总体的取存速度。cache的硬件成通常为SROM,容量通常为主存的1/2的若干次方倍。存储机制,取存时,通过特定的算法,将指定的块区全部移到cache中,取存时,若主存区号与cache相同,则命中;否则,则不命中,通过算法决定是否更新cache的内容
2024-06-06 09:46:57 37.27MB 计算机体系与结构 课程设计
1
usaf1951,分辨率靶模拟图,6-7,像素尺寸0.1um
2024-06-05 13:56:10 48KB
1
头哥-计算机成原理实验实验一-logisim:4位快速加法器,circ文件,可以用logisim打开,也可用记事本打开。
2024-06-05 11:06:34 639KB logisim 计组实验
1
分别取n=20,60,100,200,采用高斯消去法、列主元高斯消去法计算下列n阶线性方程Ax=b的解:
1
论文研究-基于筛选配应用的动力电池综合性能评价方法研究.pdf,  动力电池作为电力储能和电动汽车的主要动力源, 使用时需要串并联成以满足电压、容量、功率等各方面的要求, 而单体电池的综合性能是影响电池配的重要前提. 如何客观准确地评价单体电池性能, 已成为当前电池筛选配和成应用研究的重点和难点. 本文以大容量的能量型动力电池为评价对象, 以功率、内阻、容量、极化、放电温升、充电温升、开路电压和自放电率为评价指标, 基于德尔菲法分析各因素对电池综合性能的影响程度, 给出各评价指标的权重值, 基于灰色关联度模型对数据进行归一化处理和关联度测算, 构建动力电池综合性能评价模型. 以电池的实测数据为例, 给出单体电池的评价结果. 同时, 基于三个不同使用路径下的电池性能评价结果, 验证了综合评价方法的可行性. 最后, 本文提出的单体电池综合评价模型也为电池的成使用提供了配依据.
2024-05-19 14:38:48 791KB 论文研究
1