内置四个小的实验， 由初级逐步提升难度，
适合刚入门的小白，
作为System Verilog的学习值得推荐，
动手能力迅速提升。
注明： 本实验所用软件Questa Sim，配套使用，可以找我要相关软件的安装包。
2022-08-31 10:30:52
2.47MB
1
内置选做和必做的的实验，
层层递进，逐步了解验证的结构，通俗易懂。
逐步实现了sv向uvm结构的过渡。
适合刚入门的小白，
作为System Verilog的学习值得推荐，
动手能力迅速提升。
注明：
本实验所用软件Questa Sim，配套使用，可以找我要相关软件的安装包。
2022-06-15 09:01:57
2.36MB
1
内置三个小的实验，层层递进，逐步了解验证的结构，通俗易懂。
适合刚入门的小白，
作为System Verilog的学习值得推荐，
动手能力迅速提升。
注明：
本实验所用软件Questa Sim，配套使用，可以找我要相关软件的安装包。
2022-06-14 09:05:49
3.86MB
1
Source_Insight教程及技巧(大全)——最终整合版.pdf，看代码神器
2022-04-28 16:06:13
1.58MB
1
里面有安装说明, 免注册补丁
这个版本也是在csdn下的, 积分50 太黑了, so ...
比3.5的版本更适合看代码, 各个窗口都做了功能优化
支持中文编码 File->Reload as Encoding 改变当前项目的编码
contex window 窗口 有多个预览的时候左侧会显示文件列表,右边显示预览内容, 不用一个一个点了
project 窗口 做成了 Files, Symbols, Folders的标签集合
代码窗口 增加了标签, 再看另一个的源文件直接切换标签
2022-02-26 10:34:24
42.2MB
1