dds (直接数字频率合成器),基于FPGA

包含全部vivado工程文件和verilog代码 1.逻辑使用200MHz时钟做参考，做一个DDS数字频率合成器产生1MHz、10MHz和50MHz的正弦波，然后相加得到一个三音正弦波形。\\ 2.然后用MATLAB设计一个带通FIR滤波器，16bit量化，导出抽头文件，在FPGA上实现，对前面的三音信号进行带通滤波，滤掉1MHz和50MHz频率，得到一个10MHz的正弦波。\\ 3.编写TestBench对工程进行仿真，并在米联客7035开发板上综合运行，使用内置逻辑分析仪观察信号波形。

为了提高数字调制信号发生器的频率准确度和稳定度，并使其相关技术参数灵活可调，提出了基于FPGA和DDS技术的数字调制信号发生器设计方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ 3个工具软件，进行基本DDS建模，然后在DDS模块的基础上，通过单片机等电路组成的控制单元的逻辑控制作用，根据通信系统中数字调制方式的基本原理，设计并实现了数字调制信号发生器，从而实现二进制频移键控（2FSK）、二进制相移键控（2PSK）和二进制幅移键控（2ASK）3种基本的二进制数字调制。所得仿真结果表明设计方法的正确性和实用性。

基于AD9852的数字频率合成器的设计与实现.pdf

直接数字频率合成技术，频率综合技术概述，PLL的构成，DDS原理，DDS的信号质量分析，DDS的优点与不足

直接数字频率合成器开题报告

FPGA实现的直接数字频率合成器DDS 基于DDS技术的任意波形发生器研究

关于DDS集成电路芯片 高速实时信号生成 目前高速实时信号生成的热点问题是直接数字信号生成（DDS），其基本结构可以分为相位累加型DDS和数据存储型DDS。 (1)数据存储型DDS 这种DDS芯片把要产生的信号波形存储于数据存储器，之后以一定的时钟速率将数据读出后送DAC芯片，经低通滤波产生所需的信号波形。其最大的优点是信号产生灵活，可以产生任意波形。问题是波形时间长度受存储量限制。 (2)相位累加型DDS(如图4) 这种DDS芯片采用相位累加器和正弦查找表的方法，可以通过数字控制生成正弦信号、线性调频信号、相位编码信号等多种信号形式，信号时间长度不受限制，因此是目前DDS芯片中的常用类型。其主要问题是只能产生某些特定类型的信号，不能产生任意要求的信号波形。 (3)DDS主要性能指标 描述DDS的主要性能指标包括：(a)时钟频率；(b)输出频率范围：一般为时钟频率的40%；(c)频率分辨率：取决于相位累加器位数、时钟频率；(d)输出杂散：来源于相位截断、幅度量化、DAC非线性；(e)输出相位噪声：来源于时钟不稳、相位截断、幅度量化、DAC非线性等等。 (4)DDS主要优缺点分析 DDS主要优点包括：(a)频率分辨率极高：取决于相位累加器位数、时钟频率；(b)输出相对带宽大：0～时钟频率的40%；(c)频率转换时间极短：可达ns量级；(d)频率捷变的相位连续性；(e)任意波形输出能力；(f)可实现数字调制性能。 DDS主要缺点是： (a)工作频带限制：最高1GHz左右；(b)相位噪声大、杂散抑制差：来源于时钟不稳、相位截断、幅度量化、DAC非线性等等。 (5)DDS当前水平及应用 (a)DDS当前水平(如表2)： (b)DDS应用：通信、雷达、GPS(全球定位系统))、蜂窝基站、图像处理、HDTV等等。

系统采用Xilinx公司生产的型号为XC3S200的FPGA芯片和Maxim公司生产的型号为MAX5885的专用D/A芯片，利用直接数字频率合成技术，通过Xilinx公司的ISE 9.2开发软件，完成DDS核心部分即相位累加器和ROM查找表的设计。可得到相位连续、频率可变的信号。经过电路设计和模块仿真，验证了设计的正确性。由于FPGA的可编程性，使得修改和优化DDS的功能非常快捷。

参考资料-基于AD9852的数字频率合成器的设计与实现.zip